

(19) 日本国特許庁(JP)

再公表特許(A1)

(11) 国際公開番号

W02017/057282

発行日 平成29年10月5日(2017.10.5)

(43) 国際公開日 平成29年4月6日(2017.4.6)

(51) Int.Cl.	F I	テーマコード (参考)
H04N 5/374 (2011.01)	H04N 5/335 740	4C161
H04N 9/07 (2006.01)	H04N 9/07 A	5C024
H04N 5/378 (2011.01)	H04N 5/335 780	5C065
H04N 5/357 (2011.01)	H04N 5/335 570	
A61B 1/04 (2006.01)	A61B 1/04 372	
審査請求 有 予備審査請求 未請求 (全 38 頁)		


出願番号	特願2017-509071 (P2017-509071)	(71) 出願人	000000376 オリンパス株式会社 東京都八王子市石川町2951番地
(21) 国際出願番号	PCT/JP2016/078287	(74) 代理人	110002147 特許業務法人酒井国際特許事務所
(22) 国際出願日	平成28年9月26日(2016.9.26)	(72) 発明者	田中 孝典 東京都八王子市石川町2951番地 オリ ンパス株式会社内
(11) 特許番号	特許第6138401号 (P6138401)	(72) 発明者	赤羽 奈々 東京都八王子市石川町2951番地 オリ ンパス株式会社内
(45) 特許公報発行日	平成29年5月31日(2017.5.31)	(72) 発明者	足立 理 東京都八王子市石川町2951番地 オリ ンパス株式会社内
(31) 優先権主張番号	特願2015-197006 (P2015-197006)		
(32) 優先日	平成27年10月2日(2015.10.2)		
(33) 優先権主張国	日本国(JP)		

最終頁に続く

(54) 【発明の名称】 撮像素子および内視鏡

(57) 【要約】

同色のフィルタが受光面に配置されてなる画素からの画像信号にばらつきが生じることを防止することができる撮像素子を提供する。撮像素子は、撮像信号が出力された光電変換素子の受光面に配置してなるフィルタの種類に基づいて、切替部245に第1水平転送線259および第3水平転送線261から転送された撮像信号の転送先を第1出力アンプ部311および第2出力アンプ部312のいずれかに切り替えるとともに、1行分の単位画素230からの撮像信号を複数の画素ユニットG1, G2から複数のサンプルホールド部へ出力させる場合、1水平走査期間に所定の回数に分けて出力させ、かつ、出力の各回において互いに異なる種類のフィルタを受光面に配置してなる光電変換素子から撮像信号を出力させるように垂直走査部241を制御するタイミング生成部25と、を備える。



【特許請求の範囲】

【請求項 1】

受光した光を撮像信号に変換して出力する複数の光電変換部を有する単位画素が二次元マトリクス状に配置され、行方向に隣接する前記光電変換部の受光面に配置してなるフィルタの透過スペクトルが異なる受光部と、

行方向における所定の画素数毎に共有され、前記撮像信号を転送する複数の第 1 の転送線と、

前記複数の第 1 の転送線の各々に設けられ、前記複数の単位画素から出力された前記撮像信号を前記第 1 の転送線に転送する定電流源と、

前記複数の第 1 の転送線の各々に設けられ、前記撮像信号をサンプリングする複数のサンプルホールド部と、前記複数のサンプルホールド部の各々がサンプリングした前記撮像信号を転送する複数の第 2 の転送線と、

前記第 2 の転送線の数に対応する数だけ設けられ、前記複数の第 2 の転送線から転送された前記撮像信号に対して信号処理を施して外部へ出力する複数の信号処理部と、

前記複数の第 2 の転送線と前記複数の信号処理部との間に設けられ、前記複数の第 2 の転送線と前記複数の信号処理部との接続先を切り替える切替部と、

前記複数の第 1 の転送線を介して前記複数の単位画素から前記複数のサンプルホールド部へ前記撮像信号を出力させる垂直走査部と、

前記撮像信号が出力された前記光電変換部の受光面に配置してなるフィルタの種類に基づいて、前記切替部に前記複数の第 2 の転送線から転送される前記撮像信号の転送先を前記複数の信号処理部のいずれかに切り替えるとともに、1 行分の前記単位画素からの撮像信号を前記複数のサンプルホールド部へ出力させる場合、1 水平走査期間に所定の回数に分けて出力させ、かつ、出力の各回において前記単位画素を複数の画素ユニットに分けて、各画素ユニットから互いに異なる種類のフィルタを受光面に配置してなる前記光電変換部から前記撮像信号を出力させるように前記垂直走査部を制御する制御部と、

を備えたことを特徴とする撮像素子。

【請求項 2】

前記制御部は、同じ種類のフィルタを受光面に配置してなる前記光電変換部から出力された前記撮像信号が同一の前記信号処理部に転送されるように前記複数の第 2 の転送線から転送される前記撮像信号の転送先を前記切替部に切り替えさせることを特徴とする請求項 1 に記載の撮像素子。

【請求項 3】

前記単位画素は、電荷電圧変換部と、前記複数の光電変換部から前記電荷電圧変換部へ電荷転送する複数の電荷転送部と、前記電荷電圧変換部によって電圧変換された前記撮像信号を出力する出力部と、を有し、

前記単位画素の各行において前記電荷転送部の数は、2 であり、互いに異なるタイミングで前記撮像信号を出力させる指示信号が入力される第 1 の信号線または第 2 の信号線が接続され、

前記画素ユニットの数は、2 であり、一方の前記画素ユニットの前記第 1 の信号線に接続される前記電荷転送部から出力される前記光電変換部と、他方の前記画素ユニットの前記第 1 の信号線に接続される前記電荷転送部から出力される前記光電変換部とのフィルタの種別が異なるとともに、一方の前記画素ユニットの前記第 2 の信号線に接続される前記電荷転送部から出力される前記光電変換部と、他方の前記画素ユニットの前記第 2 の信号線に接続される前記電荷転送部から出力される前記光電変換部とのフィルタの種別が異なることを特徴とする請求項 1 または 2 に記載の撮像素子。

【請求項 4】

前記光電変換部の受光面に配置してなるフィルタは、赤色フィルタ、緑色フィルタおよび青色フィルタのいずれかであり、

前記信号処理部の数は、2 であり、一方が前記緑色フィルタを配置してなる前記光電変換部から出力された前記撮像信号のみに対して前記信号処理を行うことを特徴とする請求

10

20

30

40

50

項 1 ～ 3 のいずれか一つに記載の撮像素子。

【請求項 5】

請求項 1 ～ 4 のいずれか一つに記載の撮像素子を、被検体内に挿入可能な挿入部の先端側に備えたことを特徴とする内視鏡。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被写体を撮像して該被写体の画像データを生成する撮像素子および内視鏡に関する。

【背景技術】

10

【0002】

近年、CMOS (Complementary Metal Oxide Semiconductor) の撮像素子では、行方向に隣り合う 2 つの画素を 1 つの垂直信号線によって共有させて画像信号を転送する技術が知られている (特許文献 1 参照)。この技術では、1 ライン分の画像信号の読み出しを、奇数列の画像信号 (例えば、R 画素) の読み出しと、偶数列の画像信号 (例えば、G 画素) の読み出しの 2 回に分けて行っている。

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特許第 5 5 9 6 8 8 8 号公報

20

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、撮像素子の多画素・高速化が進むにつれて、水平走査によって読み出された画像信号を処理する信号処理回路 (例えば、出力アンプ部や A / D 変換部) の高速化が必要になる。そのため、従来の撮像素子では、複数の信号処理回路を設けて、並列処理によって高速化する方法が考えられる。

【0005】

しかしながら、上述した特許文献 1 では、複数の信号処理回路を設けた場合、読み出しの各回において同色のフィルタを受光面に配置してなる画素から撮像信号が読み出されるため、同色のフィルタが受光面に配置されてなる画素であっても、互いに異なる信号処理回路を介して外部へ出力される。そのため、信号処理回路または信号伝送経路によるチャネル間の電位変動によって、画像信号にばらつきが生じるという問題点があった。

30

【0006】

本発明は、上記に鑑みてなされたものであって、同色のフィルタが受光面に配置されてなる画素からの画像信号にばらつきが生じることを防止することができる撮像素子を提供することを目的とする。

【課題を解決するための手段】

【0007】

上述した課題を解決し、目的を達成するために、本発明に係る撮像素子は、受光した光を撮像信号に変換して出力する複数の光電変換部を有する単位画素が二次元マトリクス状に配置され、行方向に隣接する前記光電変換部の受光面に配置してなるフィルタの透過スペクトルが異なる受光部と、行方向における所定の画素数毎に共有され、前記撮像信号を転送する複数の第 1 の転送線と、前記複数の第 1 の転送線の各々に設けられ、前記複数の単位画素から出力された前記撮像信号を前記第 1 の転送線に転送する定電流源と、前記複数の第 1 の転送線の各々に設けられ、前記撮像信号をサンプリングする複数のサンプルホールド部と、前記複数のサンプルホールド部の各々がサンプリングした前記撮像信号を転送する複数の第 2 の転送線と、前記第 2 の転送線の数に対応する数だけ設けられ、前記複数の第 2 の転送線から転送された前記撮像信号に対して信号処理を施して外部へ出力する複数の信号処理部と、前記複数の第 2 の転送線と前記複数の信号処理部との間に設けられ

40

50

、前記複数の第 2 の転送線と前記複数の信号処理部との接続先を切り替える切替部と、前記複数の第 1 の転送線を介して前記複数の単位画素から前記複数のサンプルホールド部へ前記撮像信号を出力させる垂直走査部と、前記撮像信号が出力された前記光電変換部の受光面に配置してなるフィルタの種類に基づいて、前記切替部に前記複数の第 2 の転送線から転送される前記撮像信号の転送先を前記複数の信号処理部のいずれかに切り替えとともに、1 行分の前記単位画素からの撮像信号を前記複数のサンプルホールド部へ出力させる場合、1 水平走査期間に所定の回数に分けて出力させ、かつ、出力の各回において前記単位画素を複数の画素ユニットに分けて、各画素ユニットから互いに異なる種類のフィルタを受光面に配置してなる前記光電変換部から前記撮像信号を出力させるように前記垂直走査部を制御する制御部と、を備えたことを特徴とする。

10

【0008】

また、本発明に係る撮像素子は、上記発明において、前記制御部は、同じ種類のフィルタを受光面に配置してなる前記光電変換部から出力された前記撮像信号が同一の前記信号処理部に転送されるように前記複数の第 2 の転送線から転送される前記撮像信号の転送先を前記切替部に切り替えさせることを特徴とする。

【0009】

また、本発明に係る撮像素子は、上記発明において、前記単位画素は、電荷電圧変換部と、前記複数の光電変換部から前記電荷電圧変換部へ電荷転送する複数の電荷転送部と、前記電荷電圧変換部によって電圧変換された前記撮像信号を出力する出力部と、を有し、前記単位画素の各行において前記電荷転送部の数は、2 であり、互いに異なるタイミングで前記撮像信号を出力させる指示信号が入力される第 1 の信号線または第 2 の信号線が接続され、前記画素ユニットの数は、2 であり、一方の前記画素ユニットの前記第 1 の信号線に接続される前記電荷転送部から出力される前記光電変換部と、他方の前記画素ユニットの前記第 1 の信号線に接続される前記電荷転送部から出力される前記光電変換部とのフィルタの種類が異なるとともに、一方の前記画素ユニットの前記第 2 の信号線に接続される前記電荷転送部から出力される前記光電変換部と、他方の前記画素ユニットの前記第 2 の信号線に接続される前記電荷転送部から出力される前記光電変換部とのフィルタの種類が異なることを特徴とする。

20

【0010】

また、本発明に係る撮像素子は、上記発明において、前記光電変換部の受光面に配置してなるフィルタは、赤色フィルタ、緑色フィルタおよび青色フィルタのいずれかであり、前記信号処理部の数は、2 であり、一方が前記緑色フィルタを配置してなる前記光電変換部から出力された前記撮像信号のみに対して前記信号処理を行うことを特徴とする。

30

【0011】

また、本発明に係る内視鏡は、上記発明の撮像素子を、被検体内に挿入可能な挿入部の先端側に備えたことを特徴とする。

【発明の効果】

【0012】

本発明によれば、同色のフィルタが受光面に配置されてなる画素からの画像信号にばらつきが生じることを防止することができるという効果を奏する。

40

【図面の簡単な説明】

【0013】

【図 1】図 1 は、本発明の実施の形態 1 に係る内視鏡システムの全体構成を模式的に示す概略図である。

【図 2】図 2 は、図 1 に示す内視鏡システムの要部の機能を示すブロック図である。

【図 3】図 3 は、図 2 に示す第 1 チップの構成を示す回路図である。

【図 4】図 4 は、本発明の実施の形態 1 に係る撮像部の駆動タイミングを示すタイミングチャートである。

【図 5 A】図 5 A は、本発明の実施の形態 1 の変形例に係る CDS 回路の回路図である。

【図 5 B】図 5 B は、本発明の実施の形態 2 に係る第 1 チップの構成を示す回路図である

50

。

【図 6】図 6 は、本発明の実施の形態 2 に係る撮像部の駆動タイミングを示すタイミングチャートである。

【図 7】図 7 は、本発明の実施の形態 2 の変形例に係る第 1 チップの構成を示す回路図である。

【図 8】図 8 は、本発明の実施の形態 3 に係る第 1 チップの構成を示す回路図である。

【図 9】図 9 は、本発明の実施の形態 3 に係る撮像部の駆動タイミングを示すタイミングチャートである。

【図 10】図 10 は、本発明の実施の形態 4 に係る第 1 チップの構成を示す回路図である。

10

【発明を実施するための形態】

【0014】

以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像素子を被検体に挿入される挿入部の先端に設けた内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

【0015】

20

（実施の形態 1）

〔内視鏡システムの構成〕

図 1 は、本発明の実施の形態 1 に係る内視鏡システムの全体構成を模式的に示す概略図である。図 1 に示す内視鏡システム 1 は、内視鏡 2 と、伝送ケーブル 3 と、コネクタ部 5 と、プロセッサ 6（処理装置）と、表示装置 7 と、光源装置 8 と、を備える。

【0016】

内視鏡 2 は、伝送ケーブル 3 の一部である挿入部 100 を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号（画像データ）をプロセッサ 6 へ出力する。また、内視鏡 2 は、伝送ケーブル 3 の一端側であり、被検体の体腔内に挿入される挿入部 100 の先端 101 側に、体内画像の撮像を行う撮像部 20（撮像装置）が設けられており、挿入部 100 の基端 102 側に、内視鏡 2 に対する各種操作を受け付ける操作部 4 が設けられている。撮像部 20 が撮像した画像の撮像信号は、例えば、数 m の長さを有する伝送ケーブル 3 を通り、コネクタ部 5 に出力される。

30

【0017】

伝送ケーブル 3 は、内視鏡 2 とコネクタ部 5 とを接続するとともに、内視鏡 2 と光源装置 8 とを接続する。また、伝送ケーブル 3 は、撮像部 20 が生成した撮像信号をコネクタ部 5 へ伝搬する。伝送ケーブル 3 は、ケーブルや光ファイバ等を用いて構成される。

【0018】

コネクタ部 5 は、内視鏡 2、プロセッサ 6 および光源装置 8 に接続され、接続された内視鏡 2 が出力する撮像信号に所定の信号処理を施すとともに、アナログの撮像信号をデジタルの撮像信号に変換（A/D 変換）してプロセッサ 6 へ出力する。

40

【0019】

プロセッサ 6 は、コネクタ部 5 から入力される撮像信号に所定の画像処理を施して表示装置 7 へ出力する。また、プロセッサ 6 は、内視鏡システム 1 全体を統括的に制御する。例えば、プロセッサ 6 は、光源装置 8 が出射する照明光を切り替えたり、内視鏡 2 の撮像モードを切り替えたりする制御を行う。

【0020】

表示装置 7 は、プロセッサ 6 が画像処理を施した撮像信号に対応する画像を表示する。また、表示装置 7 は、内視鏡システム 1 に関する各種情報を表示する。表示装置 7 は、液晶や有機 EL（Electro Luminescence）等の表示パネル等を用いて構成される。

50

【 0 0 2 1 】

光源装置 8 は、コネクタ部 5 および伝送ケーブル 3 を経由して内視鏡 2 の挿入部 1 0 0 の先端 1 0 1 側から被写体へ向けて照明光を照射する。光源装置 8 は、白色光を発する白色 L E D (Light Emitting Diode) および白色光の波長帯域より狭い波長帯域を有する狭帯域光の特殊光を発する L E D 等を用いて構成される。光源装置 8 は、プロセッサ 6 の制御のもと、内視鏡 2 を介して白色光または狭帯域光を被写体に向けて照射する。

【 0 0 2 2 】

図 2 は、内視鏡システム 1 の要部の機能を示すブロック図である。図 2 を参照して、内視鏡システム 1 の各部構成の詳細および内視鏡システム 1 内の電気信号の経路について説明する。

10

【 0 0 2 3 】

〔内視鏡の構成〕

まず、内視鏡 2 の構成について説明する。図 2 に示す内視鏡 2 は、撮像部 2 0 と、伝送ケーブル 3 と、コネクタ部 5 と、を備える。

【 0 0 2 4 】

撮像部 2 0 は、第 1 チップ 2 1 (撮像素子) と、第 2 チップ 2 2 と、を有する。また、撮像部 2 0 は、伝送ケーブル 3 を介して後述するコネクタ部 5 の電源電圧生成部 5 5 によって生成された電源電圧 V D D をグランド G N D とともに受け取る。撮像部 2 0 に供給される電源電圧 V D D とグランド G N D との間には、電源安定用のコンデンサ C 1 が設けられている。

20

【 0 0 2 5 】

第 1 チップ 2 1 は、二次元マトリクス状に配置されてなり、外部から光を受光し、受光量に応じた画像信号を生成して出力する複数の単位画素 2 3 0 が配置されてなる受光部 2 3 と、受光部 2 3 における複数の単位画素 2 3 0 の各々で光電変換された撮像信号を読み出す読み出し部 2 4 と、コネクタ部 5 から入力される基準クロック信号および同期信号に基づきタイミング信号を生成して読み出し部 2 4 に出力するタイミング生成部 2 5 と、複数の単位画素 2 3 0 の各々の受光面に配置されてなるカラーフィルタ 2 6 と、を有する。なお、第 1 チップ 2 1 における受光部 2 3、読み出し部 2 4 およびタイミング生成部 2 5 のより詳細な構成については後述する。

【 0 0 2 6 】

カラーフィルタ 2 6 は、赤色の波長帯域に透過スペクトルの最大値を有する赤色フィルタ (以下、「R フィルタ」という) と、緑色の波長帯域に透過スペクトルの最大値を有する緑色フィルタ (以下、「G フィルタ」という) と、青色の波長帯域に透過スペクトルの最大値を有する青色フィルタ (以下、「B フィルタ」という) で構成されたベイヤー配列のカラーフィルタを用いて実現される。カラーフィルタ 2 6 は、各単位画素 2 3 0 に R フィルタ、G フィルタ、B フィルタおよび G フィルタの各々が配置される。具体的には、カラーフィルタ 2 6 は、受光部 2 3 の奇数行において、R フィルタおよび G フィルタの順で交互に配置され、受光部 2 3 の偶数行において、G フィルタおよび B フィルタの順で交互に配置され、また、以下においては、R フィルタが受光面に配置されてなる光電変換素子を R 画素、G フィルタが配置されてなる光電変換素子を G 画素、および B フィルタが配置されてなる光電変換素子を B 画素として説明する。

30

40

【 0 0 2 7 】

第 2 チップ 2 2 は、第 1 チップ 2 1 における複数の単位画素 2 3 0 の各々から出力される撮像信号を増幅して伝送ケーブル 3 へ出力するバッファ 2 7 を有する。なお、第 1 チップ 2 1 と第 2 チップ 2 2 に配置される回路の組み合わせは適宜変更可能である。例えば、第 1 チップ 2 1 に配置されたタイミング生成部 2 5 を第 2 チップ 2 2 に配置してもよい。

【 0 0 2 8 】

コネクタ部 5 は、アナログ・フロント・エンド部 5 1 (以下、「A F E 部 5 1」という) と、A / D 変換部 5 2 と、撮像信号処理部 5 3 と、駆動パルス生成部 5 4 と、電源電圧生成部 5 5 と、を有する。

50

【 0 0 2 9 】

A F E 部 5 1 は、撮像部 2 0 から伝搬される撮像信号を受信し、抵抗等の受動素子を用いてインピーダンスマッチングを行った後、コンデンサを用いて交流成分を取り出し、分圧抵抗によって動作点を決定する。その後、A F E 部 5 1 は、撮像信号（アナログ信号）を補正して A / D 変換部 5 2 へ出力する。

【 0 0 3 0 】

A / D 変換部 5 2 は、A F E 部 5 1 から入力されたアナログの撮像信号をデジタルの撮像信号に変換して撮像信号処理部 5 3 へ出力する。

【 0 0 3 1 】

撮像信号処理部 5 3 は、例えば F P G A (Field Programmable Gate Array) により構成され、A / D 変換部 5 2 から入力されるデジタルの撮像信号に対して、ノイズ除去およびフォーマット変換処理等の処理を行ってプロセッサ 6 へ出力する。

10

【 0 0 3 2 】

駆動パルス生成部 5 4 は、プロセッサ 6 から供給され、内視鏡 2 の各構成部の動作の基準となる基準クロック信号（例えば、27MHz のクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル 3 を介して撮像部 2 0 のタイミング生成部 2 5 へ出力する。ここで、駆動パルス生成部 5 4 が生成する同期信号は、水平同期信号と垂直同期信号とを含む。

【 0 0 3 3 】

電源電圧生成部 5 5 は、プロセッサ 6 から供給される電源から、第 1 チップ 2 1 と第 2 チップ 2 2 を駆動するのに必要な電源電圧を生成して第 1 チップ 2 1 および第 2 チップ 2 2 へ出力する。電源電圧生成部 5 5 は、レギュレーターなどを用いて第 1 チップ 2 1 と第 2 チップ 2 2 を駆動するのに必要な電源電圧を生成する。

20

【 0 0 3 4 】

〔プロセッサの構成〕

次に、プロセッサ 6 の構成について説明する。

プロセッサ 6 は、内視鏡システム 1 の全体を統括的に制御する制御装置である。プロセッサ 6 は、電源部 6 1 と、画像信号処理部 6 2 と、クロック生成部 6 3 と、記録部 6 4 と、入力部 6 5 と、プロセッサ制御部 6 6 と、を備える。

【 0 0 3 5 】

電源部 6 1 は、電源電圧 V D D を生成し、この生成した電源電圧 V D D をグラウンド（GND）とともに、コネクタ部 5 の電源電圧生成部 5 5 へ供給する。

30

【 0 0 3 6 】

画像信号処理部 6 2 は、撮像信号処理部 5 3 で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（WB）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（D / A）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置 7 へ出力する。

【 0 0 3 7 】

クロック生成部 6 3 は、内視鏡システム 1 の各構成部の動作の基準となる基準クロック信号を生成し、この基準クロック信号を駆動パルス生成部 5 4 へ出力する。

40

【 0 0 3 8 】

記録部 6 4 は、内視鏡システム 1 に関する各種情報や処理中のデータ等を記録する。記録部 6 4 は、Flash メモリや R A M (Random Access Memory) の記録媒体を用いて構成される。

【 0 0 3 9 】

入力部 6 5 は、内視鏡システム 1 に関する各種操作の入力を受け付ける。例えば、入力部 6 5 は、光源装置 8 が出射する照明光の種別を切り替える指示信号の入力を受け付ける。入力部 6 5 は、例えば十字スイッチやプッシュボタン等を用いて構成される。

【 0 0 4 0 】

プロセッサ制御部 6 6 は、内視鏡システム 1 を構成する各部を統括的に制御する。プロ

50

セッサ制御部 66 は、CPU (Central Processing Unit) 等を用いて構成される。プロセッサ制御部 66 は、入力部 65 から入力された指示信号に応じて、光源装置 8 が射出する照明光を切り替える。

【0041】

〔第1チップの構成〕

次に、上述した第1チップ 21 の詳細な構成について説明する。図3は、図2に示す第1チップ 21 の構成を示す回路図である。なお、図3においては、Rフィルタ、GフィルタおよびBフィルタが配置された光電変換素子の座標を、 $R \times y$ として表現する。例えば、図3においては、Rフィルタが配置されてなる光電変換素子の1行、1列をR11、Gフィルタが配置されてなる光電変換素子の1行、2列をG12として表現する。

10

【0042】

図3に示すように、第1チップ 21 は、タイミング生成部 25 と、出力部 31 と、定電流源 240 と、垂直走査部 241 (行選択回路) と、第1サンプルホールド部 242 と、第2サンプルホールド部 243 と、水平走査部 244 (列選択回路) と、切替部 245 と、水平リセット部 246 と、を含む。

【0043】

タイミング生成部 25 は、基準クロック信号および同期信号に基づいて、各種の駆動パルス (V 制御信号、 ϕ_{hclr} 、 ϕ_{NS} 、 ϕ_{SS} 、 ϕ_H および ϕ_{SW}) を生成し、後述する垂直走査部 241、第1サンプルホールド部 242、第2サンプルホールド部 243、水平走査部 244、切替部 245 および水平リセット部 246 の各々へ出力する。なお、本実施の形態1では、タイミング生成部 25 が制御部として機能する。即ち、タイミング生成部 25 は、撮像信号が出力された光電変換素子の受光面に配置してなるフィルタの種類に基づいて、切替部 245 に第2水平転送線 260 および第4水平転送線 262 から転送された撮像信号の転送先を第1出力アンプ部 311 および第2出力アンプ部 312 のいずれかに切り替えるとともに、1行分の単位画素 230 からの撮像信号を複数の画素ユニット $G1$ 、 $G2$ から複数のサンプルホールド部へ出力させる場合、1水平走査期間に所定の回数に分けて出力させ、かつ、出力の各回において単位画素 230 を複数の画素ユニットに分けて、各画素ユニットから互いに異なる種類のフィルタを受光面に配置してなる光電変換素子から撮像信号を出力させるように垂直走査部 241 を制御する。

20

【0044】

定電流源 240 は、一端側がグランド GND に接続され、他端側が垂直転送線 239 に接続され、ゲートには基準電圧 V_{bias} が入力される信号線が接続される。定電流源 240 は、各垂直転送線 239 (第1の転送線) に設けられる。

30

【0045】

垂直走査部 241 は、 V 制御信号 (ϕ_X 、 ϕ_R 、 ϕ_{T1} 、 ϕ_{T2} 等) に基づいて、受光部 23 の選択された行 $\langle M \rangle$ ($M = 1, 2, \dots, m$) に、行選択パルス $\phi_X \langle M \rangle$ 、駆動パルス $\phi_R \langle M \rangle$ 、駆動パルス $\phi_{T1} \langle M \rangle$ および駆動パルス $\phi_{T2} \langle M \rangle$ の各々に印加して、受光部 23 の各単位画素 230 を垂直転送線 239 に接続した定電流源 240 で駆動することによって、撮像信号および画素リセット時のノイズ信号を垂直転送線 239 で転送し、ノイズ信号および撮像信号の各々を第1サンプルホールド部 242 または第2サンプルホールド部 243 へ出力する。なお、本実施の形態1では、2つの光電変換素子を1つの垂直転送線 239 によって共有させて撮像信号を読み出す例について説明する。

40

【0046】

第1サンプルホールド部 242 (サンプルホールド回路) は、奇数列の垂直転送線 239 を介して撮像信号を出力する各単位画素 230 における画素リセット時のノイズ信号をサンプリングし、このサンプリングしたノイズ信号を出力部 31 へ出力する。さらに、第1サンプルホールド部 242 は、奇数列の垂直転送線 239 を介して撮像信号を出力する各単位画素 230 で光電変換された撮像信号をサンプリングし、このサンプリングした撮像信号を出力部 31 へ出力する。第1サンプルホールド部 242 は、第1サンプリングスイッチ 251 と、第1サンプリング部 252 (キャパシタ) と、第1出力スイッチ 253

50

と、第 2 サンプリグスイッチ 2 5 4 と、第 2 サンプリグ部 2 5 5 と、第 2 出力スイッチ 2 5 6 と、を有する。

【 0 0 4 7 】

第 1 サンプリグスイッチ 2 5 1 は、一端側が奇数列の垂直転送線 2 3 9 に接続され、他端側が第 1 出力スイッチ 2 5 3 の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス ϕ_{NS} が入力される信号線が接続される。

【 0 0 4 8 】

第 1 サンプリグ部 2 5 2 は、一端側が第 1 サンプリグスイッチ 2 5 1 と第 1 出力スイッチ 2 5 3 との間に接続され、他端側がグランド GND に接続される。第 1 サンプリグ部 2 5 2 は、単位画素 2 3 0 に行選択パルス $\phi_{X<M>}$ および駆動パルス $\phi_{R<M>}$ が印加された場合において、第 1 サンプリグスイッチ 2 5 1 のゲートに駆動パルス ϕ_{NS} が印加されたとき、単位画素 2 3 0 からのノイズ信号をサンプリグする（保持する）。

【 0 0 4 9 】

第 1 出力スイッチ 2 5 3 は、一端側が第 1 サンプリグスイッチ 2 5 1 に接続され、他端側が第 1 水平転送線 2 5 9 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi_{H<M>}$ が入力される。第 1 出力スイッチ 2 5 3 は、ゲートに列選択パルス $\phi_{H<M>}$ が印加された場合、第 1 サンプリグ部 2 5 2 にサンプリグされたノイズ信号を第 1 水平転送線 2 5 9 へ転送する。

【 0 0 5 0 】

第 2 サンプリグスイッチ 2 5 4 は、一端側が垂直転送線 2 3 9 に接続され、他端側が第 2 出力スイッチ 2 5 6 の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス ϕ_{SS} が入力される信号線が接続される。

【 0 0 5 1 】

第 2 サンプリグ部 2 5 5 は、一端側が第 2 サンプリグスイッチ 2 5 4 と第 2 出力スイッチ 2 5 6 との間に接続され、他端側がグランド GND に接続される。第 2 サンプリグ部 2 5 5 は、単位画素 2 3 0 に行選択パルス $\phi_{X<M>}$ および駆動パルス $\phi_{T1<M>}$ または駆動パルス $\phi_{T2<M>}$ が印加された場合において、第 2 サンプリグスイッチ 2 5 4 のゲートに駆動パルス ϕ_{SS} が印加されたとき、単位画素 2 3 0 からの撮像信号をサンプリグする（保持する）。

【 0 0 5 2 】

第 2 出力スイッチ 2 5 6 は、一端側が第 2 サンプリグスイッチ 2 5 4 に接続され、他端側が第 2 水平転送線 2 6 0 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi_{H<M>}$ が入力される。第 2 出力スイッチ 2 5 6 は、ゲートに列選択パルス $\phi_{H<M>}$ が印加された場合、第 2 サンプリグ部 2 5 5 にサンプリグされた撮像信号を第 2 水平転送線 2 6 0 へ転送する。

【 0 0 5 3 】

第 2 サンプルホールド部 2 4 3（サンプルホールド回路）は、第 1 サンプルホールド部 2 4 2 と同様の構成を有し、偶数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 における画素リセット時のノイズ信号をサンプリグし、このサンプリグしたノイズ信号を出力部 3 1 へ出力する。さらに、第 2 サンプルホールド部 2 4 3 は、偶数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 で光電変換された撮像信号をサンプリグし、このサンプリグした撮像信号を出力部 3 1 へ出力する。第 2 サンプルホールド部 2 4 3 は、第 1 サンプリグスイッチ 2 5 1 a と、第 1 サンプリグ部 2 5 2 a（キャパシタ）と、第 1 出力スイッチ 2 5 3 a と、第 2 サンプリグスイッチ 2 5 4 a と、第 2 サンプリグ部 2 5 5 a と、第 2 出力スイッチ 2 5 6 a と、を有する。

【 0 0 5 4 】

第 1 サンプリグスイッチ 2 5 1 a は、一端側が偶数列の垂直転送線 2 3 9 に接続され、他端側が第 1 出力スイッチ 2 5 3 a の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス ϕ_{NS} が入力される信号線が接続される。

10

20

30

40

50

【 0 0 5 5 】

第 1 サンプリング部 2 5 2 a は、一端側が第 1 サンプリングスイッチ 2 5 1 a と第 1 出力スイッチ 2 5 3 a との間に接続され、他端側がグランド G N D に接続される。第 1 サンプリング部 2 5 2 a は、単位画素 2 3 0 に行選択パルス $\phi X < M >$ および駆動パルス $\phi R < M >$ が印加された場合において、第 1 サンプリングスイッチ 2 5 1 a のゲートに駆動パルス $\phi N S$ が印加されたとき、単位画素 2 3 0 からのノイズ信号をサンプリングする（保持する）。

【 0 0 5 6 】

第 1 出力スイッチ 2 5 3 a は、一端側が第 1 サンプリングスイッチ 2 5 1 a に接続され、他端側が第 3 水平転送線 2 6 1 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi H < M >$ が入力される。第 1 出力スイッチ 2 5 3 a は、ゲートに列選択パルス $\phi H < M >$ が印加された場合、第 1 サンプリング部 2 5 2 a にサンプリングされたノイズ信号を第 3 水平転送線 2 6 1 へ転送する。

【 0 0 5 7 】

第 2 サンプリングスイッチ 2 5 4 a は、一端側が垂直転送線 2 3 9 に接続され、他端側が第 2 出力スイッチ 2 5 6 a の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi S S$ が入力される信号線が接続される。

【 0 0 5 8 】

第 2 サンプリング部 2 5 5 a は、一端側が第 2 サンプリングスイッチ 2 5 4 a と第 2 出力スイッチ 2 5 6 a との間に接続され、他端側がグランド G N D に接続される。第 2 サンプリング部 2 5 5 a は、単位画素 2 3 0 に行選択パルス $\phi X < M >$ および駆動パルス $\phi T 1 < M >$ または駆動パルス $\phi T 2 < M >$ が印加された場合において、第 2 サンプリングスイッチ 2 5 4 a のゲートに駆動パルス $\phi S S$ が印加されたとき、単位画素 2 3 0 からの撮像信号をサンプリングする（保持する）。

【 0 0 5 9 】

第 2 出力スイッチ 2 5 6 a は、一端側が第 2 サンプリングスイッチ 2 5 4 a に接続され、他端側が第 4 水平転送線 2 6 2 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi H < M >$ が入力される。第 2 出力スイッチ 2 5 6 a は、ゲートに列選択パルス $\phi H < M >$ が印加された場合、第 2 サンプリング部 2 5 5 a にサンプリングされた撮像信号を第 4 水平転送線 2 6 2 へ転送する。

【 0 0 6 0 】

水平走査部 2 4 4 は、タイミング生成部 2 5 から供給される駆動パルス（ ϕH ）に基づいて、受光部 2 3 の選択された列 $< M >$ （ $M = 1, 2, 3, \dots, m$ ）に列選択パルス $\phi H < M >$ を印加し、各単位画素 2 3 0 において画素リセット時における各単位画素 2 3 0 からのノイズ信号を、第 1 サンプルホールド部 2 4 2 を介して第 1 水平転送線 2 5 9 へ転送して出力するとともに、第 2 サンプルホールド部 2 4 3 を介して第 3 水平転送線 2 6 1 へ転送して出力する。また、水平走査部 2 4 4 は、タイミング生成部 2 5 から供給される駆動パルス $\phi H < M >$ に基づいて、受光部 2 3 の選択された列 $< M >$ に列選択パルス $\phi H < M >$ を印加し、各単位画素 2 3 0 によって光電変換された撮像信号を、第 1 サンプルホールド部 2 4 2 を介して第 2 水平転送線 2 6 0 へ転送して出力するとともに、第 2 サンプルホールド部 2 4 3 を介して第 4 水平転送線 2 6 2 へ転送して出力する。なお、本実施の形態 1 では、垂直走査部 2 4 1 および水平走査部 2 4 4 が読み出し部 2 4 として機能する。

【 0 0 6 1 】

切替部 2 4 5 は、タイミング生成部 2 5 から供給される駆動パルス $\phi S W$ に基づいて、第 1 水平転送線 2 5 9、第 2 水平転送線 2 6 0、第 3 水平転送線 2 6 1 および第 4 水平転送線 2 6 2 を、後述する出力部 3 1 の第 1 出力アンプ部 3 1 1 および第 2 出力アンプ部 3 1 2 のいずれかに接続する。切替部 2 4 5 は、第 1 選択スイッチ 2 4 5 a と、第 2 選択スイッチ 2 4 5 b と、第 3 選択スイッチ 2 4 5 c と、第 4 選択スイッチ 2 4 5 d と、第 5 選択スイッチ 2 4 5 e と、第 6 選択スイッチ 2 4 5 f と、第 7 選択スイッチ 2 4 5 g と、第

10

20

30

40

50

8 選択スイッチ 2 4 5 h と、反転素子 2 7 0 と、を有する。

【 0 0 6 2 】

第 1 選択スイッチ 2 4 5 a は、一端側が第 1 水平転送線 2 5 9 に接続され、他端側が後述する出力部 3 1 の第 1 出力アンプ部 3 1 1 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 1 選択スイッチ 2 4 5 a は、ゲートに駆動パルス ϕ S W が印加された場合、第 1 水平転送線 2 5 9 と第 1 出力アンプ部 3 1 1 とを接続する。

【 0 0 6 3 】

第 2 選択スイッチ 2 4 5 b は、一端側が第 2 水平転送線 2 6 0 に接続され、他端側が後述する出力部 3 1 の第 1 出力アンプ部 3 1 1 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 2 選択スイッチ 2 4 5 b は、ゲートに駆動パルス ϕ S W が印加された場合、第 2 水平転送線 2 6 0 と第 1 出力アンプ部 3 1 1 とを接続する。

【 0 0 6 4 】

第 3 選択スイッチ 2 4 5 c は、一端側が第 3 水平転送線 2 6 1 に接続され、他端側が後述する出力部 3 1 の第 2 出力アンプ部 3 1 2 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 3 選択スイッチ 2 4 5 c は、ゲートに駆動パルス ϕ S W が印加された場合、第 3 水平転送線 2 6 1 と第 2 出力アンプ部 3 1 2 とを接続する。

【 0 0 6 5 】

第 4 選択スイッチ 2 4 5 d は、一端側が第 4 水平転送線 2 6 2 に接続され、他端側が後述する出力部 3 1 の第 2 出力アンプ部 3 1 2 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 4 選択スイッチ 2 4 5 d は、ゲートに駆動パルス ϕ S W が印加された場合、第 4 水平転送線 2 6 2 と第 2 出力アンプ部 3 1 2 とを接続する。

【 0 0 6 6 】

第 5 選択スイッチ 2 4 5 e は、一端側が第 1 水平転送線 2 5 9 に接続され、他端側が後述する出力部 3 1 の第 2 出力アンプ部 3 1 2 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 5 選択スイッチ 2 4 5 e は、ゲートに駆動パルス ϕ S W が印加された場合、第 1 水平転送線 2 5 9 と第 2 出力アンプ部 3 1 2 とを接続する。

【 0 0 6 7 】

第 6 選択スイッチ 2 4 5 f は、一端側が第 2 水平転送線 2 6 0 に接続され、他端側が後述する出力部 3 1 の第 2 出力アンプ部 3 1 2 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 6 選択スイッチ 2 4 5 f は、ゲートに駆動パルス ϕ S W が印加された場合、第 2 水平転送線 2 6 0 と第 2 出力アンプ部 3 1 2 とを接続する。

【 0 0 6 8 】

第 7 選択スイッチ 2 4 5 g は、一端側が第 3 水平転送線 2 6 1 に接続され、他端側が後述する出力部 3 1 の第 1 出力アンプ部 3 1 1 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 7 選択スイッチ 2 4 5 g は、ゲートに駆動パルス ϕ S W が印加された場合、第 3 水平転送線 2 6 1 と第 1 出力アンプ部 3 1 1 とを接続する。

【 0 0 6 9 】

第 8 選択スイッチ 2 4 5 h は、一端側が第 4 水平転送線 2 6 2 に接続され、他端側が後述する出力部 3 1 の第 1 出力アンプ部 3 1 1 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。第 8 選択スイッチ 2 4 5 h は、ゲートに駆動パルス ϕ S W が印加された場合、第 4 水平転送線 2 6 2 と第 1 出力アンプ部 3 1 1 とを接続する。

【 0 0 7 0 】

反転素子 270 は、タイミング生成部 25 から供給される駆動パルス ϕSW のパルス状態を反転して第 5 選択スイッチ 245 e、第 6 選択スイッチ 245 f、第 7 選択スイッチ 235 g および第 8 選択スイッチ 245 h へ出力する。例えば、反転素子 270 は、タイミング生成部 25 から供給される駆動パルス ϕSW がオン状態の場合、オフ状態に反転した駆動パルス ϕSW を第 5 選択スイッチ 245 e、第 6 選択スイッチ 245 f、第 7 選択スイッチ 235 g および第 8 選択スイッチ 245 h へ出力する一方、タイミング生成部 25 から供給される駆動パルス ϕSW がオフ状態の場合、オン状態に反転した駆動パルス ϕSW を第 5 選択スイッチ 245 e、第 6 選択スイッチ 245 f、第 7 選択スイッチ 235 g および第 8 選択スイッチ 245 h へ出力する。

【0071】

10

水平リセット部 246 は、タイミング生成部 25 から入力される駆動パルス $\phi hclr$ に基づいて、第 1 水平転送線 259、第 2 水平転送線 260、第 3 水平転送線 261 および第 4 水平転送線 262 の各々をリセットする。水平リセット部 246 は、第 1 水平リセットトランジスタ 271 と、第 2 水平リセットトランジスタ 272 と、第 3 水平リセットトランジスタ 273 と、第 4 水平リセットトランジスタ 274 と、を含む。

【0072】

第 1 水平リセットトランジスタ 271 は、一端側が基準電圧 $VREF$ に接続され、他端側が第 1 水平転送線 259 に接続され、ゲートにはタイミング生成部 25 から駆動パルス $\phi hclr$ が入力される信号線が接続される。第 1 水平リセットトランジスタ 271 は、タイミング生成部 25 から駆動パルス $\phi hclr$ が第 1 水平リセットトランジスタ 271 のゲートに入力されると、オン状態となり、第 1 水平転送線 259 をリセットする。

20

【0073】

第 2 水平リセットトランジスタ 272 は、一端側が基準電圧 $VREF$ に接続され、他端側が第 2 水平転送線 260 に接続され、ゲートにはタイミング生成部 25 から駆動パルス $\phi hclr$ が入力される信号線が接続される。第 2 水平リセットトランジスタ 272 は、タイミング生成部 25 から駆動パルス $\phi hclr$ が第 2 水平リセットトランジスタ 272 のゲートに入力されると、オン状態となり、第 2 水平転送線 260 をリセットする。

【0074】

第 3 水平リセットトランジスタ 273 は、一端側が基準電圧 $VREF$ に接続され、他端側が第 3 水平転送線 261 に接続され、ゲートにはタイミング生成部 25 から駆動パルス $\phi hclr$ が入力される信号線が接続される。第 3 水平リセットトランジスタ 273 は、タイミング生成部 25 から駆動パルス $\phi hclr$ が第 3 水平リセットトランジスタ 273 のゲートに入力されると、オン状態となり、第 3 水平転送線 261 をリセットする。

30

【0075】

第 4 水平リセットトランジスタ 274 は、一端側が基準電圧 $VREF$ に接続され、他端側が第 4 水平転送線 262 に接続され、ゲートにはタイミング生成部 25 から駆動パルス $\phi hclr$ が入力される信号線が接続される。第 4 水平リセットトランジスタ 274 は、タイミング生成部 25 から駆動パルス $\phi hclr$ が第 4 水平リセットトランジスタ 274 のゲートに入力されると、オン状態となり、第 4 水平転送線 262 をリセットする。

【0076】

40

出力部 31 は、切替部 245 を介して第 1 水平転送線 259 ~ 第 4 水平転送線 262 の各々から転送されたノイズ信号および撮像信号の差をとることによって、ノイズを除去した撮像信号を外へ出力する。出力部 31 は、第 1 出力アンプ部 311 と、第 2 出力アンプ部 312 と、を有する。

【0077】

第 1 出力アンプ部 311 は、差動アンプを用いて構成される。第 1 出力アンプ部 311 は、駆動パルス ϕSW がオン状態 (High) の場合、第 1 選択スイッチ 245 a を介して第 1 水平転送線 259 から転送された撮像信号と第 2 選択スイッチ 245 b を介して第 2 水平転送線 260 から転送されたノイズ信号との差をとる一方、駆動パルス ϕSW がオフ状態 (Low) の場合、第 7 選択スイッチ 245 g を介して第 3 水平転送線 261 から

50

転送された撮像信号と第8選択スイッチ245hを介して第4水平転送線262から転送されたノイズ信号との差をとることによって、ノイズを除去した奇数列の撮像信号を外部へ出力する(Vout1)。

【0078】

第2出力アンプ部312は、差動アンプを用いて構成され、駆動パルス ϕ SWがオン状態(High)の場合、第3水平転送線261から転送された撮像信号と第4水平転送線262から転送されたノイズ信号との差をとる一方、駆動パルス ϕ SWがオフ状態(Low)の場合、第1水平転送線259から転送された撮像信号と第2水平転送線260から転送されたノイズ信号の差をとることによって、ノイズを除去した偶数列の撮像信号を外部へ出力する(Vout2)。

10

【0079】

第1チップ21の受光部23には、多数の単位画素230が二次元マトリクス状に配列される。各単位画素230は、光電変換素子231(フォトダイオード)および光電変換素子232と、電荷変換部233と、転送トランジスタ234(第1の転送部)および転送トランジスタ235と、電荷変換リセット部236(トランジスタ)と、画素ソースフォロアトランジスタ237と、画素出力スイッチ238(信号出力部)と、を含む。

【0080】

なお、本明細書では、1または複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部233に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには1または複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素230には、1つの単位セルが含まれる。また、本実施の形態1では、単位画素230に2つの画素(光電変換素子231および光電変換素子232)を設け、1つの垂直転送線239(第1の転送線)を共用させているが、これに限定されることなく、例えば4つまたは8つの画素を1つの垂直転送線239によって共用させてもよい。また、本実施の形態1では、奇数列の垂直転送線239を介して撮像信号を出力する複数の単位画素230を画素ユニットG1、および偶数列の垂直転送線239を介して撮像信号を出力する複数の単位画素230を画素ユニットG2として説明する。

20

【0081】

光電変換素子231および光電変換素子232は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子231および光電変換素子232は、カソード側がそれぞれ転送トランジスタ234および転送トランジスタ235の一端側に接続され、アノード側がグランドGNDに接続される。電荷変換部233は、浮遊拡散容量(FD)からなり、光電変換素子231および光電変換素子232で蓄積された電荷を電圧に変換する。

30

【0082】

転送トランジスタ234および転送トランジスタ235は、それぞれ光電変換素子231および光電変換素子232から電荷変換部233に電荷を転送する。転送トランジスタ234および転送トランジスタ235のそれぞれのゲートには、駆動パルス(行選択パルス) $\phi T1 < M >$ および $\phi T2 < M >$ が供給される信号線が接続され、他端側には、電荷変換部233が接続される。転送トランジスタ234および転送トランジスタ235は、垂直走査部241から信号線を介して駆動パルス $\phi T1$ および $\phi T2$ が供給されると、オン状態となり、光電変換素子231および光電変換素子232から電荷変換部233に信号電荷を転送する。

40

【0083】

電荷変換リセット部236は、電荷変換部233を所定電位にリセットする。電荷変換リセット部236は、一端側が電源電圧VDDに接続され、他端側が電荷変換部233に接続され、ゲートには駆動パルス $\phi R < M >$ が供給される信号線が接続される。電荷変換リセット部236は、垂直走査部241から信号線を介して駆動パルス $\phi R < M >$ が供給されると、オン状態となり、電荷変換部233に蓄積された信号電荷を放出させ、電荷変換部233を所定電位にリセットする。

50

【 0 0 8 4 】

画素ソースフォロアトランジスタ 2 3 7 は、一端側が電源電圧 VDD に接続され、他端側が画素出力スイッチ 2 3 8 の一端側に接続され、ゲートには電荷変換部 2 3 3 で電圧変換された信号（撮像信号またはリセット時のノイズ信号）が入力される。

【 0 0 8 5 】

画素出力スイッチ 2 3 8 は、電荷変換部 2 3 3 で電圧変換された信号を垂直転送線 2 3 9 に出力する。画素出力スイッチ 2 3 8 は、他端側が垂直転送線 2 3 9 に接続され、ゲートには、行選択パルス $\phi X < M >$ が供給される信号線が接続される。画素出力スイッチ 2 3 8 は、画素出力スイッチ 2 3 8 のゲートに垂直走査部 2 4 1 から信号線を介して行選択パルス $\phi X < M >$ が供給されると、オン状態となり、画像信号またはリセット時の信号（ノイズ信号）を垂直転送線 2 3 9 に転送する。

10

【 0 0 8 6 】

〔 撮像部の動作 〕

次に、撮像部 2 0 の駆動タイミングについて説明する。図 4 は、撮像部 2 0 の駆動タイミングを示すタイミングチャートである。図 4 において、最上段から順に、行選択パルス $\phi X < 1 >$ 、駆動パルス $\phi R < 1 >$ 、駆動パルス $\phi T 1 < 1 >$ 、駆動パルス $\phi T 2 < 1 >$ 、行選択パルス $\phi X < 2 >$ 、駆動パルス $\phi R < 2 >$ 、駆動パルス $\phi T 1 < 2 >$ 、駆動パルス $\phi T 2 < 2 >$ 、駆動パルス ϕNS 、駆動パルス ϕSS 、列選択パルス $\phi H < 1 > \sim < 4 >$ 、駆動パルス ϕSW 、第 1 水平転送線 2 5 9 に転送される信号の種別を示す $\phi VH 1$ 、第 3 水平転送線 2 6 1 に転送される信号の種別を示す $\phi VH 2$ 、第 1 出力アンプ部 3 1 1 に入力される信号の種別を示す $\phi VIN 1$ および第 2 出力アンプ部 3 1 2 に入力される信号の種別を示す $\phi VIN 2$ のタイミングを示す。

20

【 0 0 8 7 】

〔 期間 $T 1$ の動作 〕

図 4 に示すように、まず、タイミング生成部 2 5 は、行選択パルス $\phi X < 1 >$ および駆動パルス $\phi R < 1 >$ をオン状態（ $High$ ）とする。これにより、1 行目の電荷変換リセット部 2 3 6 は、オン状態となり、1 行目の電荷変換部 2 3 3 に蓄積された信号電荷を放出させ、1 行目の電荷変換部 2 3 3 を所定電位にリセットする。

【 0 0 8 8 】

続いて、タイミング生成部 2 5 は、駆動パルス $\phi R < 1 >$ をオフ状態（ Low ）とし、駆動パルス ϕNS をオン状態（ $High$ ）とし、奇数列の垂直転送線 2 3 9 を介して 1 行目における電荷変換部 2 3 3 から入力されたノイズ信号を第 1 サンプルホールド部 2 4 2 にサンプリングさせるとともに、偶数列の垂直転送線 2 3 9 を介して 1 行目における電荷変換部 2 3 3 から入力されたノイズ信号を第 2 サンプルホールド部 2 4 3 にサンプリングさせる。

30

【 0 0 8 9 】

その後、タイミング生成部 2 5 は、駆動パルス ϕNS をオフ状態（ Low ）とする。これにより、第 1 サンプルホールド部 2 4 2 は、1 行目の奇数列におけるノイズ信号のサンプリングが完了する。さらに、第 2 サンプルホールド部 2 4 3 は、1 行目の偶数列におけるノイズ信号のサンプリングが完了する。

40

【 0 0 9 0 】

続いて、タイミング生成部 2 5 は、駆動パルス $\phi T 1 < 1 >$ をオン状態（ $High$ ）とし、駆動パルス ϕSS をオン状態（ $High$ ）とする。この場合、1 行目における奇数列および偶数列の各々の転送トランジスタ 2 3 4 は、ゲートにタイミング生成部 2 5 から駆動パルス $\phi T 1 < 1 >$ が入力されることによって、オン状態となり、1 行目における奇数列の光電変換素子 2 3 1（画素 $R 1 1$ 、画素 $R 1 5$ ）から電荷変換部 2 3 3 に信号電荷を転送するとともに、1 行目における偶数列の光電変換素子 2 3 2（画素 $G 1 4$ 、画素 $G 1 8$ ）から電荷変換部 2 3 3 に信号電荷を転送する。このとき、奇数列の画素出力スイッチ 2 3 8 は、電荷変換部 2 3 3 によって電圧変換された撮像信号を画素ソースフォロアトランジスタ 2 3 7 から垂直転送線 2 3 9 に出力させる。また、偶数列の画素出力スイッチ 2

50

38は、電荷変換部233によって電圧変換された撮像信号を画素ソースフォロアトランジスタ237から垂直転送線239に出力させる。さらに、第1サンプルホールド部242は、垂直転送線239から出力された1行目の奇数列における光電変換素子231(画素R11、画素R15)に対応した撮像信号をサンプリングする。また、第2サンプルホールド部243は、垂直転送線239から出力された1行目の偶数列における光電変換素子232(画素G14、画素G18)に対応した撮像信号をサンプリングする。

【0091】

その後、タイミング生成部25は、駆動パルス ϕ_{SS} をオフ状態(Low)にした後、列選択パルス $H<1>$ をオン状態にするとともに、駆動パルス ϕ_{SW} をオン状態(High)とする。この場合、切替部245がオン状態であるため、第1サンプルホールド部242にサンプリングされた画素R11に対応する撮像信号および画素R15に対応する撮像信号の各々は、第2水平転送線260および切替部245を介して第1出力アンプ部311に出力される。さらに、第2サンプルホールド部243にサンプリングされた画素G14に対応する撮像信号および画素G18に対応する撮像信号の各々は、第4水平転送線262および切替部245を介して第2出力アンプ部312に出力される。

【0092】

〔期間T2の動作〕

続いて、タイミング生成部25は、駆動パルス $\phi_{R<1>}$ 、駆動パルス $\phi_{T2<1>}$ 、駆動パルス ϕ_{NS} および駆動パルス ϕ_{SS} のオンオフ動作を制御する。これにより、第1サンプルホールド部242は、垂直転送線239から出力された1行目の偶数列における光電変換素子232(画素G12、画素G16)に対応した撮像信号をサンプリングする。さらに、第2サンプルホールド部243は、垂直転送線239から出力された1行目の奇数列における光電変換素子231(画素R13、画素R17)に対応した撮像信号をサンプリングする。

【0093】

その後、タイミング生成部25は、列選択パルス $H<1>$ をオン状態にするとともに、駆動パルス ϕ_{SW} をオフ状態(Low)とする。この場合、切替部245がオフ状態であるため、第1サンプルホールド部242にサンプリングされた画素G12に対応する撮像信号および画素G16に対応する撮像信号の各々は、第2水平転送線260および切替部245を介して第2出力アンプ部312に出力される。さらに、第2サンプルホールド部243にサンプリングされた画素R13に対応する撮像信号および画素R17に対応する撮像信号の各々は、第4水平転送線262および切替部245を介して第1出力アンプ部311に出力される。

【0094】

〔期間T3、T4の動作〕

続いて、タイミング生成部25は、行選択パルス $\phi_{X<1>}$ をオフ状態にするとともに、行選択パルス $X<2>$ をオン状態(High)とする。その後、駆動パルス $\phi_{R<2>}$ 、駆動パルス $\phi_{T1<2>}$ 、駆動パルス $\phi_{T2<2>}$ 、駆動パルス ϕ_{NS} 、駆動パルス ϕ_{SS} 、列選択パルス $\phi_{H<M>}$ および駆動パルス ϕ_{SW} のオンオフ動作を制御することによって、2行目のB画素に対応する撮像信号は、第1出力アンプ部311から出力され、G画素に対応する撮像信号は、第2出力アンプ部312のみから出力される。

【0095】

このように、タイミング生成部25は、行選択パルス $\phi_{X<M>}$ 、駆動パルス $\phi_{R<M>}$ 、駆動パルス $\phi_{T1<M>}$ 、駆動パルス $\phi_{T2<M>}$ 、駆動パルス ϕ_{NS} 、駆動パルス ϕ_{SS} 、列選択パルス $\phi_{H<M>}$ および駆動パルス ϕ_{SW} のオンオフ動作を制御し、上述した動作を繰り返すことによって、画素ユニットG1および画素ユニットG2から第1サンプルホールド部242および第2サンプルホールド部243へ撮像信号を出力させる場合、1水平走査期間に2回に分けて出力させ、かつ、互いに異なるフィルタを受光面に配置してなる光電変換素子231および光電変換素子232から撮像信号を出力させるように垂直走査部241を制御する。これにより、R画素に対応する撮像信号およびB画素に

10

20

30

40

50

対応する撮像信号は、第 1 出力アンプ部 3 1 1 から出力され、G 画素に対応する撮像信号は、第 2 出力アンプ部 3 1 2 のみから出力される。

【0096】

以上説明した本発明の実施の形態 1 によれば、タイミング生成部 2 5 が光電変換素子 2 3 1 および光電変換素子 2 3 2 の受光面に配置してなるフィルタの種類に基づいて、切替部 2 4 5 に第 1 水平転送線 2 5 9 ~ 第 4 水平転送線 2 6 2 から転送される撮像信号の転送先を第 1 出力アンプ部 3 1 1 または第 2 出力アンプ部 3 1 2 のいずれかに切り替えさせるので、同色のフィルタを受光面に配置してなる画素からの画像信号にばらつきが生じることを防止することができる。

【0097】

さらに、本発明の実施の形態 1 によれば、タイミング生成部 2 5 が同じ種類のフィルタを受光面に配置してなる光電変換素子 2 3 2 から出力された撮像信号 (G 画素に対応する撮像信号) を同一の第 2 出力アンプ部 3 1 2 に転送されるように第 1 水平転送線 2 5 9 ~ 第 4 水平転送線 2 6 2 の各々から転送される撮像信号の転送先を切替部 2 4 5 に切り替えさせるので、チャンネル間のばらつきを防止しつつ、フレームレートをさらに向上させることができる。

【0098】

なお、本発明の実施の形態 1 では、第 1 サンプルホールド部 2 4 2 および第 2 サンプルホールド部 2 4 3 の各々によってリセット時のノイズ信号および撮像信号をサンプリングしているが、例えば単位画素 2 3 0 と第 1 サンプルホールド部 2 4 2 または第 2 サンプルホールド部 2 4 3 との間に CDS 回路を設け、ノイズ信号と撮像信号との差をサンプリングするようにしてもよい。

【0099】

さらにまた、本発明の実施の形態 1 では、サンプルホールド機能を有する CDS 回路としてもよい。図 5 A は、本発明の実施の形態 1 の変形例に係る CDS 回路の回路図である。図 5 A に示す CDS 回路 9 0 0 は、クランプ容量 9 0 1 とクランプスイッチ 9 0 2 で構成されるクランプ回路と、バッファアンプ 9 0 3 (例えば、ソースフォロワ回路) を組み合わせて構成される。図 5 A に示す CDS 回路 9 0 0 は、垂直転送線 2 3 9 に出力されたノイズ信号に応じた電荷をクランプ容量 9 0 1 に保持した後、垂直転送線 2 3 9 に撮像信号を出力することで、ノイズ信号と撮像信号との差を出力する。このとき、タイミング生成部 2 5 は、行選択パルス $\phi X < M >$ と駆動パルス $\phi T 1 < M >$ または駆動パルス $\phi T 2 < M >$ を制御することによって、出力スイッチ 9 0 4 を介して光電変換素子 2 3 1 および光電変換素子 2 3 2 から撮像信号を出力している期間、別途サンプルホールド回路を設けることなく、ノイズ信号と撮像信号との差を出力し続けることができる。

【0100】

また、本発明の実施の形態 1 では、切替部 2 4 5 を第 1 水平転送線 2 5 9 ~ 第 4 水平転送線 2 6 2 の各々と出力部 3 1 との間に設けていたが、例えば画素ユニット G 1 列毎および画素ユニット G 2 列毎に設け、例えば第 1 サンプルホールド部 2 4 2 からの撮像信号を第 1 水平転送線 2 5 9 ~ 第 4 水平転送線 2 6 2 のいずれかに転送させるようにしてもよい。もちろん、画素ユニット G 1 と第 1 サンプルホールド部 2 4 2 との間、および画素ユニット G 2 と第 2 サンプルホールド部 2 4 3 との間に切替部 2 4 5 を設けてもよい。

【0101】

(実施の形態 2)

次に、本発明の実施の形態 2 について説明する。本実施の形態 2 に係る内視鏡システムは、上述した実施の形態 1 に係る内視鏡システム 1 における第 1 チップ 2 1 の構成と異なる。具体的には、上述した実施の形態 1 に係る第 1 チップ 2 1 は、各画素ユニット群に 1 つのサンプルホールド部 (サンプルホールド回路) を設けていたが、本実施の形態 2 に係る第 1 チップは、各画素ユニットに 2 つのサンプルホールド部 (サンプルホールド回路) を設けている。以下においては、本実施の形態 2 に係る第 1 チップの構成を説明後、本実施の形態 2 に係る撮像部の動作について説明する。なお、上述した実施の形態 1 に係る内

10

20

30

40

50

視鏡システム 1 と同一の構成には同一の符号を付して説明を省略する。

【 0 1 0 2 】

〔 第 1 チップの構成 〕

図 5 B は、本発明の実施の形態 2 に係る第 1 チップの構成を示す回路図である。図 5 B に示す第 1 チップ 2 1 a は、上述した実施の形態 1 に係る第 1 チップ 2 1 の第 1 サンプルホールド部 2 4 2 および第 2 サンプルホールド部 2 4 3 の各々に換えて、第 1 サンプルホールド部 2 4 2 b および第 2 サンプルホールド部 2 4 3 c を備える。

【 0 1 0 3 】

第 1 サンプルホールド部 2 4 2 b は、駆動パルス $\phi R < M >$ が印加された場合において、単位画素 2 3 0 における画素リセット時のノイズ信号をサンプリングし、このサンプリングしたノイズ信号を出力部 3 1 へ出力する。さらに、第 1 サンプルホールド部 2 4 2 b は、駆動パルス $\phi T 1 < M >$ が印加された場合において、各単位画素 2 3 0 で光電変換された撮像信号をサンプリングし、このサンプリングした撮像信号を出力部 3 1 へ出力する。第 1 サンプルホールド部 2 4 2 b は、第 1 サンプリングスイッチ 2 5 1 b と、第 1 サンプリング部 2 5 2 b (キャパシタ) と、第 1 出力スイッチ 2 5 3 b と、第 2 サンプリングスイッチ 2 5 4 b と、第 2 サンプリング部 2 5 5 b と、第 2 出力スイッチ 2 5 6 b と、を有する。

10

【 0 1 0 4 】

第 1 サンプリングスイッチ 2 5 1 b は、一端側が垂直転送線 2 3 9 に接続され、他端側が第 1 出力スイッチ 2 5 3 b の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi NS 1$ が入力される信号線が接続される。

20

【 0 1 0 5 】

第 1 サンプリング部 2 5 2 b は、一端側が第 1 サンプリングスイッチ 2 5 1 b と第 1 出力スイッチ 2 5 3 b との間に接続され、他端側がグランド GND に接続される。第 1 サンプリング部 2 5 2 b は、単位画素 2 3 0 に行選択パルス $\phi X < M >$ および駆動パルス $\phi R < M >$ が印加された場合において、第 1 サンプリングスイッチ 2 5 1 b のゲートに駆動パルス $\phi NS 1$ が印加されたとき、単位画素 2 3 0 からのノイズ信号をサンプリングする (保持する) 。

【 0 1 0 6 】

第 1 出力スイッチ 2 5 3 b は、一端側が第 1 サンプリングスイッチ 2 5 1 b に接続され、他端側が第 3 の水平転送線 2 6 1 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi H < M >$ が入力される。第 1 出力スイッチ 2 5 3 b は、ゲートに列選択パルス $\phi H < M >$ が印加された場合、第 1 サンプリング部 2 5 2 b にサンプリングされたノイズ信号を第 3 の水平転送線 2 6 1 へ転送する。

30

【 0 1 0 7 】

第 2 サンプリングスイッチ 2 5 4 b は、一端側が垂直転送線 2 3 9 に接続され、他端側が第 2 出力スイッチ 2 5 6 b の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi SS 1$ が入力される信号線が接続される。

【 0 1 0 8 】

第 2 サンプリング部 2 5 5 b は、一端側が第 2 サンプリングスイッチ 2 5 4 b と第 2 出力スイッチ 2 5 6 b との間に接続され、他端側がグランド GND に接続される。第 2 サンプリング部 2 5 5 b は、単位画素 2 3 0 に行選択パルス $\phi X < M >$ および駆動パルス $\phi T 1 < M >$ または駆動パルス $\phi T 2 < M >$ が印加された場合において、第 2 サンプリングスイッチ 2 5 4 b のゲートに駆動パルス $\phi SS 1$ が印加されたとき、単位画素 2 3 0 からの撮像信号をサンプリングする (保持する) 。

40

【 0 1 0 9 】

第 2 出力スイッチ 2 5 6 b は、一端側が第 2 サンプリングスイッチ 2 5 4 b に接続され、他端側が第 4 の水平転送線 2 6 2 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi H < M >$ が入力される。第 2 出力スイッチ 2 5 6 b は、ゲートに列選択パルス $\phi H < M >$ が印加された場合、第 2 サンプリング部 2 5 5 b にサンプリングされた撮像信号

50

を水平転送線へ転送する。

【 0 1 1 0 】

第 2 サンプルホールド部 2 4 3 c (サンプルホールド回路) は、第 1 サンプルホールド部 2 4 2 b と同様の構成を有し、駆動パルス $\phi R < M >$ が印加された場合において、各単位画素 2 3 0 における画素リセット時のノイズ信号をサンプリングし、このサンプリングしたノイズ信号を出力部 3 1 へ出力する。さらに、第 2 サンプルホールド部 2 4 3 c は、駆動パルス $\phi T 2 < M >$ が印加された場合において、各単位画素 2 3 0 で光電変換された撮像信号をサンプリングし、このサンプリングした撮像信号を出力部 3 1 へ出力する。第 2 サンプルホールド部 2 4 3 c は、第 1 サンプリングスイッチ 2 5 1 c と、第 1 サンプリング部 2 5 2 c (キャパシタ) と、第 1 出力スイッチ 2 5 3 c と、第 2 サンプリングスイ

10

【 0 1 1 1 】

第 1 サンプリングスイッチ 2 5 1 c は、一端側が垂直転送線 2 3 9 に接続され、他端側が第 1 出力スイッチ 2 5 3 c の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi NS 2$ が入力される信号線が接続される。

【 0 1 1 2 】

第 1 サンプリング部 2 5 2 c は、一端側が第 1 サンプリングスイッチ 2 5 1 c と第 1 出力スイッチ 2 5 3 c との間に接続され、他端側がグランド GND に接続される。第 1 サンプリング部 2 5 2 c は、単位画素 2 3 0 に行選択パルス $\phi X < M >$ および駆動パルス $\phi R < M >$ が印加された場合において、第 1 サンプリングスイッチ 2 5 1 c のゲートに駆動パルス $\phi NS 2$ が印加されたとき、単位画素 2 3 0 からのノイズ信号をサンプリングする (保持する) 。

20

【 0 1 1 3 】

第 1 出力スイッチ 2 5 3 c は、一端側が第 1 サンプリングスイッチ 2 5 1 c に接続され、他端側が第 1 水平転送線 2 5 9 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi H < M >$ が入力される。第 1 出力スイッチ 2 5 3 c は、ゲートに列選択パルス $\phi H < M >$ が印加された場合、第 1 サンプリング部 2 5 2 c にサンプリングされたノイズ信号を水平転送線へ転送する。

【 0 1 1 4 】

第 2 サンプリングスイッチ 2 5 4 c は、一端側が垂直転送線 2 3 9 に接続され、他端側が第 2 出力スイッチ 2 5 6 c の一端側に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi SS 2$ が入力される信号線が接続される。

30

【 0 1 1 5 】

第 2 サンプリング部 2 5 5 c は、一端側が第 2 サンプリングスイッチ 2 5 4 c と第 2 出力スイッチ 2 5 6 c との間に接続され、他端側がグランド GND に接続される。第 2 サンプリング部 2 5 5 c は、単位画素 2 3 0 に行選択パルス $\phi X < M >$ および駆動パルス $\phi T 1 < M >$ または駆動パルス $\phi T 2 < M >$ が印加された場合において、第 2 サンプリングスイッチ 2 5 4 c のゲートに駆動パルス $\phi SS 2$ が印加されたとき、単位画素 2 3 0 からの撮像信号をサンプリングする (保持する) 。

40

【 0 1 1 6 】

第 2 出力スイッチ 2 5 6 c は、一端側が第 2 サンプリングスイッチ 2 5 4 c に接続され、他端側が第 2 の水平転送線 2 6 0 に接続され、ゲートには水平走査部 2 4 4 から列選択パルス $\phi H < M >$ が入力される。第 2 出力スイッチ 2 5 6 c は、ゲートに列選択パルス $\phi H < M >$ が印加された場合、第 2 サンプリング部 2 5 5 c にサンプリングされた撮像信号を水平転送線へ転送する。

【 0 1 1 7 】

〔 撮像部の動作 〕

次に、撮像部 2 0 の駆動タイミングについて説明する。図 6 は、撮像部 2 0 の駆動タイミングを示すタイミングチャートである。図 6 において、最上段から順に、行選択パルス

50

$\phi X < 1 >$ 、駆動パルス $\phi R < 1 >$ 、駆動パルス $\phi T 1 < 1 >$ 、駆動パルス $\phi T 2 < 1 >$ 、行選択パルス $\phi X < 2 >$ 、駆動パルス $\phi R < 2 >$ 、駆動パルス $\phi T 1 < 2 >$ 、駆動パルス $\phi T 2 < 2 >$ 、駆動パルス $\phi NS 1$ 、駆動パルス $\phi SS 1$ 、駆動パルス $\phi NS 2$ 、駆動パルス $\phi SS 2$ 、列選択パルス $\phi H < 1 > \sim < 4 >$ 、駆動パルス ϕSW 、第 1 水平転送線 259 に転送される信号の種別を示す $\phi VH 1$ 、第 3 水平転送線 261 に転送される信号の種別を示す $\phi VH 2$ 、第 1 出力アンプ部 311 に入力される信号の種別を示す $\phi VIN 1$ および第 2 出力アンプ部 312 に入力される信号の種別を示す $\phi VIN 2$ のタイミングを示す。

【0118】

〔期間 T1 の動作〕

10

図 6 に示すように、まず、タイミング生成部 25 は、行選択パルス $\phi X < 1 >$ および駆動パルス $\phi R < 1 >$ をオン状態 (High) とする。これにより、1 行目の電荷変換リセット部 236 は、オン状態となり、1 行目の電荷変換部 233 に蓄積された信号電荷を放出させ、1 行目の電荷変換部 233 を所定電位にリセットする。

【0119】

続いて、タイミング生成部 25 は、駆動パルス $\phi R < 1 >$ をオフ状態 (Low) とし、駆動パルス $\phi NS 1$ をオン状態 (High) とし、垂直転送線 239 を介して 1 行目における電荷変換部 233 から入力されたノイズ信号を第 1 サンプルホールド部 242b にサンプリングさせる。

【0120】

20

その後、タイミング生成部 25 は、駆動パルス $\phi NS 1$ をオフ状態 (Low) とする。これにより、第 1 サンプルホールド部 242b は、1 行目におけるノイズ信号のサンプリングが完了する。

【0121】

続いて、タイミング生成部 25 は、駆動パルス $\phi T 1 < 1 >$ をオン状態 (High) とする。この場合、1 行目における奇数列および偶数列の各々の転送トランジスタ 234 は、ゲートにタイミング生成部 25 から駆動パルス $\phi T 1 < 1 >$ が入力されることによって、オン状態となり、1 行目における奇数列の光電変換素子 231 (画素 R11、画素 R15) から電荷変換部 233 に信号電荷を転送するとともに、1 行目における偶数列の光電変換素子 232 (画素 G14、画素 G18) から電荷変換部 233 に信号電荷を転送する。このとき、奇数列の画素出力スイッチ 238 は、電荷変換部 233 によって電圧変換された撮像信号を画素ソースフォロアトランジスタ 237 から垂直転送線 239 に出力させる。さらに、偶数列の画素出力スイッチ 238 は、電荷変換部 233 によって電圧変換された撮像信号を画素ソースフォロアトランジスタ 237 から垂直転送線 239 に出力させる。その後、駆動パルス $\phi SS 1$ をオン状態 (High) とすることによって、第 1 サンプルホールド部 242b は、垂直転送線 239 から出力された 1 行目の光電変換素子 231 および光電変換素子 232 (画素 R11、画素 R15、画素 G14、画素 G18) に対応した撮像信号をサンプリングする。

30

【0122】

〔期間 T2 の動作〕

40

その後、タイミング生成部 25 は、駆動パルス $\phi SS 1$ をオフ状態 (Low) にした後、列選択パルス $H < 1 >$ をオン状態にするとともに、駆動パルス ϕSW をオン状態 (High) とする。この場合、切替部 245 がオン状態であるため、第 1 サンプルホールド部 242b にサンプリングされた画素 R11 に対応する撮像信号および画素 R15 に対応する撮像信号の各々は、第 4 水平転送線 262 および切替部 245 を介して第 2 出力アンプ部 312 に出力される。さらに、第 1 サンプルホールド部 242b にサンプリングされた画素 G14 に対応する撮像信号および画素 G18 に対応する撮像信号の各々は、第 2 水平転送線 260 および切替部 245 を介して第 1 出力アンプ部 311 に出力される。このとき、タイミング生成部 25 は、駆動パルス $\phi R < 1 >$ 、駆動パルス $\phi T 2 < 1 >$ 、駆動パルス $\phi NS 2$ 、および駆動パルス $\phi SS 2$ のオンオフ動作を制御する。これにより、第 2

50

サンプルホールド部 2 4 3 c は、垂直転送線 2 3 9 から出力された 1 行目の奇数列における光電変換素子 2 3 1 (画素 R 1 3、画素 R 1 7) に対応した撮像信号をサンプリングする。さらに、第 2 サンプルホールド部 2 4 3 c は、垂直転送線 2 3 9 から出力された 1 行目の偶数列における光電変換素子 2 3 2 (画素 G 1 2、画素 G 1 6) に対応した撮像信号をサンプリングする。

【 0 1 2 3 】

〔 期間 T 3 の動作 〕

続いて、タイミング生成部 2 5 は、行選択パルス $\phi X < 1 >$ および駆動パルス $\phi S S 2$ をオフ状態 (Low) にした後、列選択パルス $H < 3 >$ をオン状態 (High) とする。この場合、切替部 2 4 5 がオン状態であるため、第 2 サンプルホールド部 2 4 3 c にサンプリングされた画素 R 1 3 に対応する撮像信号および画素 R 1 7 に対応する撮像信号の各々は、第 4 水平転送線 2 6 2 および切替部 2 4 5 を介して第 2 出力アンプ部 3 1 2 に出力される。さらに、第 2 サンプルホールド部 2 4 3 c にサンプリングされた画素 G 1 2 に対応する撮像信号および画素 G 1 6 に対応する撮像信号の各々は、第 2 水平転送線 2 6 0 および切替部 2 4 5 を介して第 1 出力アンプ部 3 1 1 に出力される。このとき、タイミング生成部 2 5 は、行選択パルス $\phi X < 2 >$ および駆動パルス $\phi R < 2 >$ 、駆動パルス $\phi T 1 < 2 >$ 、駆動パルス $\phi N S 1$ および駆動パルス $\phi S S 1$ のオンオフ動作を制御する。これにより、第 1 サンプルホールド部 2 4 2 b は、垂直転送線 2 3 9 から出力された 2 行目の奇数列における光電変換素子 2 3 1 (画素 G 2 1、画素 G 2 5) に対応した撮像信号をサンプリングする。さらに、第 1 サンプルホールド部 2 4 2 b は、垂直転送線 2 3 9 から出力された 2 行目の偶数列における光電変換素子 2 3 2 (画素 B 2 4、画素 B 2 8) に対応した撮像信号をサンプリングする。

【 0 1 2 4 】

〔 期間 T 4 の動作 〕

その後、タイミング生成部 2 5 は、駆動パルス $\phi S S 1$ をオフ状態 (Low) にした後、列選択パルス $H < 1 >$ をオン状態 (High) にするとともに、駆動パルス $\phi S W$ をオフ状態 (Low) とする。この場合、切替部 2 4 5 がオフ状態であるため、第 1 サンプルホールド部 2 4 2 b にサンプリングされた画素 B 2 4 に対応する撮像信号および画素 B 2 8 に対応する撮像信号の各々は、第 2 水平転送線 2 6 0 および切替部 2 4 5 を介して第 2 出力アンプ部 3 1 2 に出力される。さらに、第 1 サンプルホールド部 2 4 2 b にサンプリングされた画素 G 2 1 に対応する撮像信号および画素 G 2 5 に対応する撮像信号の各々は、第 4 水平転送線 2 6 2 および切替部 2 4 5 を介して第 1 出力アンプ部 3 1 1 に出力される。このとき、タイミング生成部 2 5 は、駆動パルス $\phi R < 2 >$ 、駆動パルス $\phi T 2 < 2 >$ 、駆動パルス $\phi N S 2$ および駆動パルス $\phi S S 2$ のオンオフ動作を制御する。これにより、第 2 サンプルホールド部 2 4 3 c に垂直転送線 2 3 9 から出力された 2 行目の奇数列における光電変換素子 2 3 1 (画素 G 2 3、画素 G 2 7) に対応した撮像信号をサンプリングする。さらに、第 2 サンプルホールド部 2 4 3 c に、垂直転送線 2 3 9 から出力された 2 行目の偶数列における光電変換素子 2 3 2 (画素 B 2 2、画素 B 2 6) に対応した撮像信号をサンプリングさせる。

【 0 1 2 5 】

このように、タイミング生成部 2 5 は、行選択パルス $\phi X < M >$ 、駆動パルス $\phi R < M >$ 、駆動パルス $\phi T 1 < M >$ 、駆動パルス $\phi T 2 < M >$ 、駆動パルス $\phi N S$ 、駆動パルス $\phi S S$ 、列選択パルス $\phi H < M >$ および駆動パルス $\phi S W$ のオンオフ動作を制御し、上述した動作を繰り返すことによって、画素ユニット G 1 および画素ユニット G 2 から第 1 サンプルホールド部 2 4 2 b および第 2 サンプルホールド部 2 4 3 c へ撮像信号を出力させる場合、1 水平走査期間に 2 回に分けて出力させ、かつ、互いに異なるフィルタを受光面に配置してなる光電変換素子 2 3 1 および光電変換素子 2 3 2 から撮像信号を出力させるように垂直走査部 2 4 1 を制御する。これにより、R 画素に対応する撮像信号および B 画素に対応する撮像信号は、第 2 出力アンプ部 3 1 2 から出力される。さらに、G 画素に対応する撮像信号は、第 1 出力アンプ部 3 1 1 のみから出力される。

【 0 1 2 6 】

以上説明した本発明の実施の形態 2 によれば、タイミング生成部 2 5 が光電変換素子 2 3 1 および光電変換素子 2 3 2 の受光面に配置してなるフィルタの種類に基づいて、切替部 2 4 5 に第 1 水平転送線 2 5 9 ~ 第 4 水平転送線 2 6 2 から転送される撮像信号の転送先を第 1 出力アンプ部 3 1 1 または第 2 出力アンプ部 3 1 2 のいずれかに切り替えさせるので、同色のフィルタが受光面に配置されてなる画素からの画像信号にばらつきが生じることを防止することができる。

【 0 1 2 7 】

また、本発明の実施の形態 2 によれば、タイミング生成部 2 5 が画素ユニット G 1 および画素ユニット G 2 から第 1 サンプルホールド部 2 4 2 b および第 2 サンプルホールド部 2 4 3 c へ撮像信号を出力させる場合、1 水平走査期間に 2 回に分けて出力させ、かつ、互いに異なるフィルタを受光面に配置してなる光電変換素子 2 3 1 および光電変換素子 2 3 2 から撮像信号を出力させるように垂直走査部 2 4 1 を制御することで、R 画素に対応する撮像信号および B 画素に対応する撮像信号を第 2 出力アンプ部 3 1 2 に出力させ、G 画素に対応する撮像信号のみを第 1 出力アンプ部 3 1 1 に出力させるので、1 行の読み出し期間を全て水平走査に割り当てることができるため、第 1 出力アンプ部 3 1 1 および第 2 出力アンプ部 3 1 2 を高速化することなく、フレームレートを向上させることができる。

10

【 0 1 2 8 】

(実施の形態 2 の変形例)

20

次に、本発明の実施の形態 2 の変形例について説明する。上述した実施の形態 2 では、切替部 2 4 5 が各水平転送線と出力部 3 1 との間に設けられていたが、本実施の形態 2 の変形例では、切替部が各サンプルホールド部と各水平転送線との間に設けられている。以下においては、本実施の形態 2 の変形例に係る第 1 チップの構成について説明する。なお、上述した実施の形態 2 に係る内視鏡システム 1 と同一の構成には同一の符号を付して説明を省略する。

【 0 1 2 9 】

[第 1 チップの構成]

図 7 は、本発明の実施の形態 2 の変形例に係る第 1 チップの構成を示す回路図である。図 7 に示す第 1 チップ 2 1 b は、上述した実施の形態 2 に係る第 1 チップ 2 1 a に係る切替部 2 4 5 に換えて、各画素ユニット群に設けられ、第 1 サンプルホールド部 2 4 2 b および第 2 サンプルホールド部 2 4 3 c から出力される撮像信号の出力先を切り替える複数の切替部 6 0 0 を備える。

30

【 0 1 3 0 】

切替部 6 0 0 は、上述した実施の形態 2 に係る切替部 2 4 5 と同様の構成を有し、タイミング生成部 2 5 から入力される駆動パルス ϕ SW に基づいて、第 1 サンプルホールド部 2 4 2 b および第 2 サンプルホールド部 2 4 3 c の各々から出力される撮像信号を第 2 水平転送線 2 6 0 または第 4 水平転送線 2 6 2 に出力する。例えば、切替部 6 0 0 は、第 1 サンプルホールド部 2 4 2 b から R 画素に対応する撮像信号および B 画素に対応する撮像信号が出力される場合、第 1 サンプルホールド部 2 4 2 b と第 4 水平転送線 2 6 2 とを接続し、R 画素に対応する撮像信号および B 画素に対応する撮像信号の各々を第 2 出力アンプ部 3 1 2 へ出力する。これに対して、切替部 6 0 0 は、第 1 サンプルホールド部 2 4 2 b から G 画素に対応する撮像信号が出力される場合、第 1 サンプルホールド部 2 4 2 b と第 2 水平転送線 2 6 0 とを接続し、G 画素に対応する撮像信号を第 1 出力アンプ部 3 1 1 へ出力する。

40

【 0 1 3 1 】

以上説明した本発明の実施の形態 2 の変形例によれば、上述した実施の形態 2 と同様の効果を有する。

【 0 1 3 2 】

なお、本発明の実施の形態 2 の変形例では、切替部 6 0 0 がサンプルホールド部と水平

50

転送線との間に設けられていたが、例えば単位画素 2 3 0 とサンプルホールド部との間に設けてもよい。

【 0 1 3 3 】

(実施の形態 3)

次に、本発明の実施の形態 3 について説明する。本実施の形態 3 に係る内視鏡システムは、上述した実施の形態 2 に係る内視鏡システム 1 における第 1 チップ 2 1 a の構成と異なる。具体的には、上述した実施の形態 2 に係る第 1 チップ 2 1 a は、出力部 3 1 が撮像信号を増幅して外部へ出力していたが、本実施の形態 3 に係る第 1 チップは、出力部が撮像信号を保持するサンプリング動作と、サンプリングした撮像信号を A / D 変換する A / D 変換動作 (処理動作) と、を行う。以下においては、本実施の形態 3 に係る第 1 チップの構成を説明後、本実施の形態 3 に係る撮像部の動作について説明する。なお、上述した実施の形態 2 に係る内視鏡システム 1 と同一の構成には同一の符号を付して説明を省略する。

10

【 0 1 3 4 】

〔 第 1 チップの構成 〕

図 8 は、本発明の実施の形態 3 に係る第 1 チップの構成を示す回路図である。図 8 に示す第 1 チップ 2 1 c は、上述した実施の形態 2 に係る第 1 チップ 2 1 a の切替部 2 4 5 および出力部 3 1 に換えて、切替部 6 1 0 および出力部 4 0 0 を備える。さらに、第 1 チップ 2 1 c は、上述した実施の形態 2 に係る第 1 チップ 2 1 a の構成から第 3 水平転送線 2 6 1 および第 4 水平転送線 2 6 2 が省略され、第 2 サンプルホールド部 2 4 3 c が第 1 水平転送線 2 5 9 および第 2 水平転送線 2 6 0 に接続されている。

20

【 0 1 3 5 】

切替部 6 1 0 は、タイミング生成部 2 5 から供給される駆動パルス ϕ S W に基づいて、第 1 水平転送線 2 5 9 および第 2 水平転送線 2 6 0 を後述する出力部 4 0 0 の第 1 A D C 部 4 0 1 および第 2 A D C 部 4 0 2 のいずれかに接続する。切替部 6 1 0 は、第 1 選択スイッチ 2 4 5 a と、第 2 選択スイッチ 2 4 5 b と、第 3 選択スイッチ 2 4 5 i と、第 4 選択スイッチ 2 4 5 j と、を有する。

【 0 1 3 6 】

第 3 選択スイッチ 2 4 5 i は、一端側が第 1 水平転送線 2 5 9 に接続され、他端側が後述する出力部 4 0 0 の第 2 A D C 部 4 0 2 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。

30

【 0 1 3 7 】

第 4 選択スイッチ 2 4 5 j は、一端側が第 2 水平転送線 2 6 0 に接続され、他端側が後述する出力部 4 0 0 の第 2 A D C 部 4 0 2 に接続され、ゲートには、タイミング生成部 2 5 から駆動パルス ϕ S W が印加される信号線が接続される。

【 0 1 3 8 】

出力部 4 0 0 は、切替部 6 0 0 を介して第 1 水平転送線 2 5 9 または第 2 水平転送線 2 6 0 から入力された撮像信号をサンプリングし、サンプリングした撮像信号に対して A / D 変換を行うことによってデジタルの撮像信号を生成して外部へ出力する。出力部 4 0 0 は、第 1 A D C 部 4 0 1 と、第 2 A D C 部 4 0 2 と、を有する。

40

【 0 1 3 9 】

第 1 A D C 部 4 0 1 は、第 1 水平転送線 2 5 9 から入力された撮像信号をサンプリングし、このサンプリングした撮像信号に対して A / D 変換を行うことによってデジタルの撮像信号を生成して外部へ出力する (V o u t 1) 。

【 0 1 4 0 】

第 2 A D C 部 4 0 2 は、第 2 水平転送線 2 6 0 から入力された撮像信号をサンプリングし、このサンプリングした撮像信号に対して A / D 変換を行うことによってデジタルの撮像信号を生成して外部へ出力する (V o u t 2) 。

【 0 1 4 1 】

〔 撮像部の動作 〕

50

次に、撮像部 20 の駆動タイミングについて説明する。図 9 は、撮像部 20 の駆動タイミングを示すタイミングチャートである。図 9 において、最上段から順に、第 1 水平転送線 259 に転送される信号の種別を示す $\phi VH1$ 、第 2 水平転送線 260 に転送される信号の種別を示す $\phi VH2$ 、第 1 ADC 部 401 に入力される信号の種別を示す $\phi VIN1$ および第 2 ADC 部 402 に入力される信号の種別を示す $\phi VIN2$ のタイミングを示す。なお、本実施の形態 3 に係る撮像部 20 は、上述した実施の形態 2 に係る撮像部 20 と同様の動作を行い、切替部 610 と出力部 400 の動作のみが異なり、その他の動作については、上述した実施の形態 2 と同様のため、説明を省略する。

【0142】

〔期間 T2, T3 の動作〕

図 9 に示すように、タイミング生成部 25 は、列選択パルス $\phi H < M >$ のオンオフ動作を行い、水平走査部 244 を制御することによって、撮像信号を読み出す第 1 サンプルホールド部 242b または第 2 サンプルホールド部 243c を選択することで、画素 R11 に対応する撮像信号 (R 画素) と画素 G14 に対応する撮像信号 (G 画素) とを交互に読み出す。切替部 610 は、タイミング生成部 25 から入力される駆動パルス ϕSW に基づいて、第 1 水平転送線 259 または第 2 水平転送線 260 から入力される撮像信号を、第 1 ADC 部 401 または第 2 ADC 部 402 へ切り替えて出力する。このとき、第 1 ADC 部 401 または第 2 ADC 部 402 は、入力信号 $\phi VIN1$ および入力信号 $\phi VIN2$ のいずれか一方の期間において入力信号のサンプリング動作を行い、他方の期間において A/D 変換動作を行って外部へ出力する。

【0143】

以上説明した本発明の実施の形態 3 によれば、タイミング生成部 25 が画素ユニット G1 および画素ユニット G2 から第 1 サンプルホールド部 242b および第 2 サンプルホールド部 243c へ撮像信号を出力させる場合、1 水平走査期間に 2 回に分けて出力させ、かつ、互いに異なるフィルタを受光面に配置してなる光電変換素子 231 および光電変換素子 232 から撮像信号を出力させるように垂直走査部 241 を制御することで、R 画素に対応する撮像信号および B 画素に対応する撮像信号を第 1 ADC 部 401 に出力させ、G 画素に対応する撮像信号のみを第 2 ADC 部 402 に出力させるので、1 行の読み出し期間を全て水平走査に割り当てることができるため、第 1 ADC 部 401 および第 2 ADC 部 402 を高速化することなく、フレームレートを向上させることができる。

【0144】

なお、本発明の実施の形態 3 では、第 1 ADC 部 401 から出力されたデジタルの撮像信号を増幅する第 1 アンプおよび第 2 ADC 部 402 から出力されたデジタルの撮像信号を増幅する第 2 アンプの各々を設けてもよい。

【0145】

(実施の形態 4)

次に、本発明の実施の形態 4 について説明する。本実施の形態 4 に係る内視鏡システムは、上述した実施の形態 2 に係る内視鏡システム 1 の第 1 チップ 21a と構成が異なる。具体的には、上述した実施の形態 2 では、1 行 2 列 (2 つの光電変換素子) から 2 つの撮像信号を同時に読み出していたが (2 チャンネル出力)、本実施の形態 4 では、2 行 2 列 (4 つの光電変換素子) から 4 つの撮像信号を同時に読み出す (4 チャンネル出力)。以下においては、本実施の形態 4 に係る内視鏡システムにおける第 1 チップの構成を説明する。

【0146】

〔第 1 チップの構成〕

図 10 は、本発明の実施の形態 4 に係る第 1 チップの構成を示す回路図である。図 10 に示す第 1 チップ 21d は、上述した実施の形態 2 に係る第 1 サンプルホールド部 242b、第 2 サンプルホールド部 243c、切替部 245、水平リセット部 246 および出力部 31 に換えて、第 1 サンプルホールド部 242d、第 2 サンプルホールド部 243e、切替部 500、水平リセット部 246d および出力部 31d を備える。さらに、第 1 チッ

ブ 2 1 d は、第 3 サンプルホールド部 2 4 2 f、第 4 サンプルホールド部 2 4 3 g、第 5 水平転送線 2 6 3、第 6 水平転送線 2 6 4、第 7 水平転送線 2 6 5 および第 8 水平転送線 2 6 6 を備える。

【 0 1 4 7 】

第 1 サンプルホールド部 2 4 2 d (サンプルホールド回路) は、奇数行および奇数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 における画素リセット時のノイズ信号をサンプリングし、このサンプリングしたノイズ信号を第 1 水平転送線 2 5 9 へ出力する。さらに、第 1 サンプルホールド部 2 4 2 d は、奇数行および奇数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 で光電変換された撮像信号をサンプリングし、このサンプリングした撮像信号を第 2 水平転送線 2 6 0 へ出力する。第 1 サンプルホールド部 2 4 2 d は、第 1 サンプリングスイッチ 2 5 1 と、第 1 サンプリング部 2 5 2 と、第 1 出力スイッチ 2 5 3 と、第 2 サンプリングスイッチ 2 5 4 と、第 2 サンプリング部 2 5 5 と、第 2 出力スイッチ 2 5 6 と、を有する。

10

【 0 1 4 8 】

第 2 サンプルホールド部 2 4 3 e は、偶数行および奇数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 における画素リセット時のノイズ信号をサンプリングし、このサンプリングしたノイズ信号を第 3 水平転送線 2 6 1 へ出力する。さらに、第 2 サンプルホールド部 2 4 3 e は、偶数行および奇数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 で光電変換された撮像信号をサンプリングし、このサンプリングした撮像信号を第 4 水平転送線 2 6 2 へ出力する。第 2 サンプルホールド部 2 4 3 e は、第 1 サンプリングスイッチ 2 5 1 a と、第 1 サンプリング部 2 5 2 a と、第 1 出力スイッチ 2 5 3 a と、第 2 サンプリングスイッチ 2 5 4 a と、第 2 サンプリング部 2 5 5 a と、第 2 出力スイッチ 2 5 6 a と、を有する。

20

【 0 1 4 9 】

第 3 サンプルホールド部 2 4 2 f は、奇数行および偶数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 における画素リセット時のノイズ信号をサンプリングし、このサンプリングしたノイズ信号を第 5 水平転送線 2 6 3 へ出力する。さらに、第 3 サンプルホールド部 2 4 2 f は、奇数行および偶数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 で光電変換された撮像信号をサンプリングし、このサンプリングした撮像信号を第 6 水平転送線 2 6 4 へ出力する。第 3 サンプルホールド部 2 4 2 f は、第 1 サンプリングスイッチ 2 5 1 と、第 1 サンプリング部 2 5 2 と、第 1 出力スイッチ 2 5 3 と、第 2 サンプリングスイッチ 2 5 4 と、第 2 サンプリング部 2 5 5 と、第 2 出力スイッチ 2 5 6 と、を有する。

30

【 0 1 5 0 】

第 4 サンプルホールド部 2 4 3 g は、偶数行および偶数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 における画素リセット時のノイズ信号をサンプリングし、このサンプリングしたノイズ信号を第 7 水平転送線 2 6 5 へ出力する。さらに、第 4 サンプルホールド部 2 4 3 g は、偶数行および偶数列の垂直転送線 2 3 9 を介して撮像信号を出力する各単位画素 2 3 0 で光電変換された撮像信号をサンプリングし、このサンプリングした撮像信号を第 8 水平転送線 2 6 6 へ出力する。第 4 サンプルホールド部 2 4 3 g は、第 1 サンプリングスイッチ 2 5 1 a と、第 1 サンプリング部 2 5 2 a と、第 1 出力スイッチ 2 5 3 a と、第 2 サンプリングスイッチ 2 5 4 a と、第 2 サンプリング部 2 5 5 a と、第 2 出力スイッチ 2 5 6 a と、を有する。

40

【 0 1 5 1 】

切替部 5 0 0 は、タイミング生成部 2 5 から入力される駆動パルス ϕ SW に基づいて、第 1 水平転送線 2 5 9 ~ 第 4 水平転送線 2 6 2 を、後述する出力部 3 1 d の第 1 出力アンプ部 3 1 1 および第 2 出力アンプ部 3 1 2 のいずれかに接続するとともに、第 5 水平転送線 2 6 3 ~ 第 8 水平転送線 2 6 6 を、後述する出力部 3 1 d の第 3 出力アンプ部 3 1 3 および第 4 出力アンプ部 3 1 4 のいずれかに接続する。切替部 5 0 0 は、第 1 切替部 5 0 1 と、第 2 切替部 5 0 2 と、を有する。

50

【 0 1 5 2 】

第 1 切替部 5 0 1 は、タイミング生成部 2 5 から供給される駆動パルス $\phi S W$ に基づいて、第 1 水平転送線 2 5 9、第 2 水平転送線 2 6 0、第 3 水平転送線 2 6 1 および第 4 水平転送線 2 6 2 を、後述する出力部 3 1 d の第 1 出力アンプ部 3 1 1 および第 2 出力アンプ部 3 1 2 のいずれかに接続する。第 1 切替部 5 0 1 は、第 1 選択スイッチ 2 4 5 a と、第 2 選択スイッチ 2 4 5 b と、第 3 選択スイッチ 2 4 5 c と、第 4 選択スイッチ 2 4 5 d と、第 5 選択スイッチ 2 4 5 e と、第 6 選択スイッチ 2 4 5 f と、第 7 選択スイッチ 2 4 5 g と、第 8 選択スイッチ 2 4 5 h と、を有する。

【 0 1 5 3 】

第 2 切替部 5 0 2 は、タイミング生成部 2 5 から供給される駆動パルス $\phi S W$ に基づいて、第 5 水平転送線 2 6 3、第 6 水平転送線 2 6 4、第 7 水平転送線 2 6 5 および第 8 水平転送線 2 6 6 を、後述する出力部 3 1 d の第 3 出力アンプ部 3 1 3 および第 4 出力アンプ部 3 1 4 のいずれかに接続する。第 2 切替部 5 0 2 は、第 1 切替部 5 0 1 と同様の構成を有し、第 1 選択スイッチ 2 4 5 i と、第 2 選択スイッチ 2 4 5 j と、第 3 選択スイッチ 2 4 5 k と、第 4 選択スイッチ 2 4 5 l と、第 5 選択スイッチ 2 4 5 m と、第 6 選択スイッチ 2 4 5 n と、第 7 選択スイッチ 2 4 5 o と、第 8 選択スイッチ 2 4 5 p と、反転素子 2 7 0 と、を有する。

【 0 1 5 4 】

水平リセット部 2 4 6 d は、タイミング生成部 2 5 から入力される駆動パルス $\phi h c l r$ に基づいて、第 1 水平転送線 2 5 9 ~ 第 8 水平転送線 2 6 6 の各々をリセットする。水平リセット部 2 4 6 d は、第 1 水平リセット部 6 0 1 と、第 2 水平リセット部 6 0 2 と、を有する。

【 0 1 5 5 】

第 1 水平リセット部 6 0 1 は、第 1 水平リセットトランジスタ 2 7 1 と、第 2 水平リセットトランジスタ 2 7 2 と、第 3 水平リセットトランジスタ 2 7 3 と、第 4 水平リセットトランジスタ 2 7 4 と、を含む。

【 0 1 5 6 】

第 2 水平リセット部 6 0 2 は、第 1 水平リセット部 6 0 1 と同様の構成を有し、第 1 水平リセットトランジスタ 2 7 1 a と、第 2 水平リセットトランジスタ 2 7 2 a と、第 3 水平リセットトランジスタ 2 7 3 a と、第 4 水平リセットトランジスタ 2 7 4 a と、を含む。

【 0 1 5 7 】

第 1 水平リセットトランジスタ 2 7 1 a は、一端側が基準電圧 $V R E F$ に接続され、他端側が第 5 水平転送線 2 6 3 に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi h c l r$ が入力される信号線が接続される。第 1 水平リセットトランジスタ 2 7 1 a は、タイミング生成部 2 5 から駆動パルス $\phi h c l r$ が第 1 水平リセットトランジスタ 2 7 1 a のゲートに入力されると、オン状態となり、第 5 水平転送線 2 6 3 をリセットする。

【 0 1 5 8 】

第 2 水平リセットトランジスタ 2 7 2 a は、一端側が基準電圧 $V R E F$ に接続され、他端側が第 6 水平転送線 2 6 4 に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi h c l r$ が入力される信号線が接続される。第 2 水平リセットトランジスタ 2 7 2 a は、タイミング生成部 2 5 から駆動パルス $\phi h c l r$ が第 2 水平リセットトランジスタ 2 7 2 a のゲートに入力されると、オン状態となり、第 6 水平転送線 2 6 4 をリセットする。

【 0 1 5 9 】

第 3 水平リセットトランジスタ 2 7 3 a は、一端側が基準電圧 $V R E F$ に接続され、他端側が第 7 水平転送線 2 6 5 に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス $\phi h c l r$ が入力される信号線が接続される。第 3 水平リセットトランジスタ 2 7 3 a は、タイミング生成部 2 5 から駆動パルス $\phi h c l r$ が第 3 水平リセットトランジスタ 2

10

20

30

40

50

7 3 a のゲートに入力されると、オン状態となり、第 7 水平転送線 2 6 5 をリセットする。

【 0 1 6 0 】

第 4 水平リセットトランジスタ 2 7 4 a は、一端側が基準電圧 V R E F に接続され、他端側が第 8 水平転送線 2 6 6 に接続され、ゲートにはタイミング生成部 2 5 から駆動パルス ϕ_{hclr} が入力される信号線が接続される。第 4 水平リセットトランジスタ 2 7 4 a は、タイミング生成部 2 5 から駆動パルス ϕ_{hclr} が第 4 水平リセットトランジスタ 2 7 4 a のゲートに入力されると、オン状態となり、第 8 水平転送線 2 6 6 をリセットする。

【 0 1 6 1 】

出力部 3 1 d は、切替部 5 0 0 を介して第 1 水平転送線 2 5 9 ~ 第 8 水平転送線 2 6 6 の各々から転送されたノイズ信号および撮像信号の差をとることによって、ノイズを除去した撮像信号を外部へ出力する。出力部 3 1 d は、第 1 出力アンプ部 3 1 1 と、第 2 出力アンプ部 3 1 2 と、第 3 出力アンプ部 3 1 3 と、第 4 出力アンプ部 3 1 4 と、を有する。

【 0 1 6 2 】

第 3 出力アンプ部 3 1 3 は、差動アンプを用いて構成される。第 3 出力アンプ部 3 1 3 は、切替部 5 0 0 を介して第 5 水平転送線 2 6 3 から転送された撮像信号と第 6 水平転送線 2 6 4 から転送されたノイズ信号の差をとることによって、ノイズを除去した撮像信号を外部へ出力する (V o u t 1 2) 。

【 0 1 6 3 】

第 4 出力アンプ部 3 1 4 は、差動アンプを用いて構成され、第 7 水平転送線 2 6 5 から転送された偶数列の撮像信号と第 8 水平転送線 2 6 6 から転送された偶数列のノイズ信号の差をとることによって、ノイズを除去した偶数列の撮像信号を外部へ出力する (V o u t 1 1) 。

【 0 1 6 4 】

このように構成された第 1 チップ 2 1 d は、上述した実施の形態 1 と同様の動作を行うことによって、2 行 2 列の撮像信号を同時に出力する。この場合、タイミング生成部 2 5 は、駆動パルス ϕ_{SW} のオンオフ制御することによって、第 1 出力アンプ部 3 1 1 ~ 第 4 出力アンプ部 3 1 4 から同ジスペクトル (同じカラーフィルタ) の撮像信号を出力させる。例えば、第 1 出力アンプ部 3 1 1 は、R 画素に対応する撮像信号を出力し、第 2 出力アンプ部 3 1 2 は、G 画素に対応する撮像信号を出力し、第 3 出力アンプ部 3 1 3 は、B 画素に対応する撮像信号を出力し、第 4 出力アンプ部 3 1 4 は、G 画素に対応する撮像信号を出力する。

【 0 1 6 5 】

以上説明した本発明の実施の形態 4 によれば、第 1 出力アンプ部 3 1 1 に R 画素に対応する撮像信号を出力させ、第 2 出力アンプ部 3 1 2 に G 画素に対応する撮像信号を出力させ、第 3 出力アンプ部 3 1 3 に B 画素に対応する撮像信号を出力させ、第 4 出力アンプ部 3 1 4 に G 画素に対応する撮像信号を出力させるように切替部 5 0 0 を制御するので、同色のフィルタが配置されてなる光電変換素子 2 3 1 および光電変換素子 2 3 2 からの撮像信号を一つの信号処理回路で処理する場合に比べて、各チャンネル間のばらつきを防止することができる。

【 0 1 6 6 】

(その他の実施の形態)

また、本実施の形態では、被検体に挿入される内視鏡であったが、例えばカプセル型の内視鏡または被検体を撮像する撮像装置であっても適用することができる。

【 0 1 6 7 】

また、本実施の形態では、垂直転送線 (第 1 の転送線) に共有させる画素の数が 2 であったが、これに限定されることなく、例えば共有画素が 4 画素または 8 画素であっても適用することができる。この場合、共有画素の数に合わせて、出力アンプの数を適宜設けてもよい。具体的に、1 つの垂直転送線を 4 つの画素で共用させる場合、出力アンプの数を

10

20

30

40

50

4つ設ければよい（出力チャンネルを4つ設置）。

【0168】

また、本実施の形態では、行方向に複数の画素を共有させていたが、例えば列方向に複数の画素を共有させてもよい。

【0169】

なお、本明細書におけるタイミングチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いてステップ間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載したタイミングチャートにおける処理の順序は、矛盾のない範囲で変更することができる。

10

【0170】

このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。

【符号の説明】

【0171】

- 1 内視鏡システム
- 2 内視鏡
- 3 伝送ケーブル
- 4 操作部
- 5 コネクタ部
- 6 プロセッサ
- 7 表示装置
- 8 光源装置
- 20 撮像部
- 21, 21a, 21b, 21c, 21d 第1チップ
- 22 第2チップ
- 23 受光部
- 24 読み出し部
- 25 タイミング生成部
- 26 カラーフィルタ
- 27 バッファ
- 31, 31d, 400 出力部
- 51 AFE部
- 52 A/D変換部
- 53 撮像信号処理部
- 54 駆動パルス生成部
- 55 電源電圧生成部
- 61 電源部
- 62 画像信号処理部
- 63 クロック生成部
- 64 記録部
- 65 入力部
- 66 プロセッサ制御部
- 100 挿入部
- 101 先端
- 102 基端
- 230 単位画素
- 231, 232 光電変換素子
- 233 電荷変換部

20

30


40

50


2 3 4 , 2 3 5	転送トランジスタ	
2 3 6	電荷変換リセット部	
2 3 7	画素ソースフォロアトランジスタ	
2 3 8	画素出力スイッチ	
2 3 9	垂直転送線	
2 4 0	定電流源	
2 4 1	垂直走査部	
2 4 2 , 2 4 2 b , 2 4 2 d	第 1 サンプルホールド部	
2 4 2 f	第 3 サンプルホールド部	
2 4 3 , 2 4 3 c , 2 4 3 e	第 2 サンプルホールド部	10
2 4 3 g	第 4 サンプルホールド部	
2 4 4	水平走査部	
2 4 5 , 6 0 0 , 6 1 0	切替部	
2 4 5 a	第 1 選択スイッチ	
2 4 5 b	第 2 選択スイッチ	
2 4 5 c , 2 4 5 i	第 3 選択スイッチ	
2 4 5 d , 2 4 5 j	第 4 選択スイッチ	
2 4 5 e	第 5 選択スイッチ	
2 4 5 f	第 6 選択スイッチ	
2 4 5 g	第 7 選択スイッチ	20
2 4 5 h	第 8 選択スイッチ	
2 4 6 , 2 4 6 d	水平リセット部	
2 5 1 , 2 5 1 a , 2 5 1 b , 2 5 1 c	第 1 サンプリングスイッチ	
2 5 2 , 2 5 2 a , 2 5 2 b , 2 5 2 c	第 1 サンプリング部	
2 5 3 , 2 5 3 a , 2 5 3 b , 2 5 3 c	第 1 出力スイッチ	
2 5 4 , 2 5 4 a , 2 5 4 b , 2 5 4 c	第 2 サンプリングスイッチ	
2 5 5 , 2 5 5 a , 2 5 5 b , 2 5 5 c	第 2 サンプリング部	
2 5 6 , 2 5 6 a , 2 5 6 b , 2 5 6 c	第 2 出力スイッチ	
2 5 9	第 1 水平転送線	
2 6 0	第 2 水平転送線	30
2 6 1	第 3 水平転送線	
2 6 2	第 4 水平転送線	
2 6 3	第 5 水平転送線	
2 6 4	第 6 水平転送線	
2 6 5	第 7 水平転送線	
2 6 6	第 8 水平転送線	
2 7 0	反転素子	
2 7 1 , 2 7 1 a	第 1 水平リセットトランジスタ	
2 7 2 , 2 7 2 a	第 2 水平リセットトランジスタ	
2 7 3 , 2 7 3 a	第 3 水平リセットトランジスタ	40
2 7 4 , 2 7 4 a	第 4 水平リセットトランジスタ	
3 1 1	第 1 出力アンプ部	
3 1 2	第 2 出力アンプ部	
3 1 3	第 3 出力アンプ部	
3 1 4	第 4 出力アンプ部	
4 0 1	第 1 A D C 部	
4 0 2	第 2 A D C 部	
5 0 0 , 6 0 0	切替部	
5 0 1	第 1 切替部	
5 0 2	第 2 切替部	50

- 601 第1水平リセット部
- 602 第2水平リセット部
- 900 CDS回路
- 901 クランプ容量
- 902 クランプスイッチ
- 903 バッファアンプ
- C1 コンデンサ
- G1, G2 画素ユニット


【図1】




【図2】




【図 3】




【図 4】




【図 5 A】




【図 5 B】




【図 6】




【図 7】




【図 8】



【図 9】



【図 10】



【手続補正書】

【提出日】平成29年2月16日(2017.2.16)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

受光した光を撮像信号に変換して出力する複数の光電変換部を有する単位画素が二次元マトリクス状に配置され、行方向に隣接する前記光電変換部の受光面に配置してなるフィルタの透過スペクトルが異なる受光部と、

行方向における所定の画素数毎に共有され、前記撮像信号を転送する複数の第 1 の転送線と、

前記複数の第 1 の転送線の各々に設けられ、前記撮像信号をサンプリングする複数のサンプルホールド部と、前記複数のサンプルホールド部の各々がサンプリングした前記撮像信号を転送する複数の第 2 の転送線と、

前記第 2 の転送線の数に対応する数だけ設けられ、前記複数の第 2 の転送線から転送された前記撮像信号に対して信号処理を施して外部へ出力する複数の信号処理部と、

前記複数の第 2 の転送線と前記複数の信号処理部との間に設けられ、前記複数の第 2 の転送線と前記複数の信号処理部との接続先を切り替える切替部と、

前記複数の第 1 の転送線を介して複数の前記単位画素から前記複数のサンプルホールド部へ前記撮像信号を出力させる垂直走査部と、

前記撮像信号が出力された前記光電変換部の受光面に配置してなるフィルタの種類に基づいて、前記切替部に前記複数の第 2 の転送線から転送される前記撮像信号の転送先を前

記複数の信号処理部のいずれかに切り替えるとともに、1行分の前記単位画素からの撮像信号を前記複数のサンプルホールド部へ出力させる場合、1水平走査期間に所定の回数に分けて出力させ、かつ、出力の各回において前記単位画素を複数の画素ユニットに分けて、各画素ユニットから互いに異なる種類のフィルタを受光面に配置してなる前記光電変換部から前記撮像信号を出力させるように前記垂直走査部を制御する制御部と、

を備えたことを特徴とする撮像素子。

【請求項2】

前記制御部は、同じ種類のフィルタを受光面に配置してなる前記光電変換部から出力された前記撮像信号が同一の前記信号処理部に転送されるように前記複数の第2の転送線から転送される前記撮像信号の転送先を前記切替部に切り替えさせることを特徴とする請求項1に記載の撮像素子。

【請求項3】

前記単位画素は、電荷電圧変換部と、前記複数の光電変換部から前記電荷電圧変換部へ電荷転送する複数の電荷転送部と、前記電荷電圧変換部によって電圧変換された前記撮像信号を出力する出力部と、を有し、

前記単位画素の各行において前記電荷転送部の数は、2であり、互いに異なるタイミングで前記撮像信号を出力させる指示信号が入力される第1の信号線または第2の信号線が接続され、

前記画素ユニットの数は、2であり、一方の前記画素ユニットの前記第1の信号線に接続される前記電荷転送部から出力される前記光電変換部と、他方の前記画素ユニットの前記第1の信号線に接続される前記電荷転送部から出力される前記光電変換部とのフィルタの種別が異なるとともに、一方の前記画素ユニットの前記第2の信号線に接続される前記電荷転送部から出力される前記光電変換部と、他方の前記画素ユニットの前記第2の信号線に接続される前記電荷転送部から出力される前記光電変換部とのフィルタの種別が異なることを特徴とする請求項1に記載の撮像素子。

【請求項4】

前記光電変換部の受光面に配置してなるフィルタは、赤色フィルタ、緑色フィルタおよび青色フィルタのいずれかであり、

前記信号処理部の数は、2であり、一方が前記緑色フィルタを配置してなる前記光電変換部から出力された前記撮像信号のみに対して前記信号処理を行うことを特徴とする請求項1に記載の撮像素子。

【請求項5】

請求項1に記載の撮像素子を、被検体内に挿入可能な挿入部の先端側に備えたことを特徴とする内視鏡。

【国際調査報告】

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/078287

A. CLASSIFICATION OF SUBJECT MATTER

H04N5/374(2011.01)i, A61B1/04(2006.01)i, G02B23/24(2006.01)i, H01L27/14(2006.01)i, H01L27/146(2006.01)i, H04N9/07(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04N5/374, A61B1/04, G02B23/24, H01L27/14, H01L27/146, H04N9/07

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2016
Kokai Jitsuyo Shinan Koho	1971-2016	Toroku Jitsuyo Shinan Koho	1994-2016

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2007-124635 A (Sony Corp.), 17 May 2007 (17.05.2007), paragraphs [0001] to [0096] & US 2007/0070232 A1 paragraphs [0001] to [0073]	1-5
A	JP 2006-13804 A (Sony Corp.), 12 January 2006 (12.01.2006), paragraphs [0001] to [0137] (Family: none)	1-5
A	JP 2005-109968 A (Matsushita Electric Industrial Co., Ltd.), 21 April 2005 (21.04.2005), paragraphs [0001] to [0100] & US 2005/0068434 A1 paragraphs [0001] to [0146]	1-5

☒ Further documents are listed in the continuation of Box C.
 ☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
01 November 2016 (01.11.16)Date of mailing of the international search report
15 November 2016 (15.11.16)Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/078287

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2015-95753 A (Canon Inc.), 18 May 2015 (18.05.2015), paragraphs [0001] to [0063] & US 2015/0130976 A1 paragraphs [0001] to [0078]	1-5

国際調査報告		国際出願番号 PCT/J P 2 0 1 6 / 0 7 8 2 8 7									
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. H04N5/374(2011.01)i, A61B1/04(2006.01)i, G02B23/24(2006.01)i, H01L27/14(2006.01)i, H01L27/146(2006.01)i, H04N9/07(2006.01)i											
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. H04N5/374, A61B1/04, G02B23/24, H01L27/14, H01L27/146, H04N9/07											
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2016年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2016年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2016年</td> </tr> </table>				日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2016年	日本国実用新案登録公報	1996-2016年	日本国登録実用新案公報	1994-2016年
日本国実用新案公報	1922-1996年										
日本国公開実用新案公報	1971-2016年										
日本国実用新案登録公報	1996-2016年										
日本国登録実用新案公報	1994-2016年										
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)											
C. 関連すると認められる文献											
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号									
A	JP 2007-124635 A (ソニー株式会社) 2007.05.17, 段落 [0001]-[0096] & US 2007/0070232 A1, 段落[0001]-[0073]	1-5									
A	JP 2006-13804 A (ソニー株式会社) 2006.01.12, 段落[0001]-[0137] (ファミリーなし)	1-5									
A	JP 2005-109968 A (松下電器産業株式会社) 2005.04.21, 段落 [0001]-[0100] & US 2005/0068434 A1, 段落[0001]-[0146]	1-5									
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。											
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献											
国際調査を完了した日 01.11.2016		国際調査報告の発送日 15.11.2016									
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官 (権限のある職員) 松永 隆志 電話番号 03-3581-1101 内線 3571	5 V 4 2 2 8								

国際調査報告		国際出願番号 PCT/J P 2 0 1 6 / 0 7 8 2 8 7
C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2015-95753 A (キヤノン株式会社) 2015.05.18, 段落 [0001]-[0063] & US 2015/0130976 A1, 段落[0001]-[0078]	1-5

フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, RU, TJ, TM), EP(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA

F ターム(参考) 4C161 CC06 JJ17 LL02 MM05 NN01 SS04 SS10 SS11
5C024 AX01 BX02 CX03 EX52 GX03 GX16 GX18 GY31 HX13 HX23
HX50 JX21
5C065 AA04 BB22 CC01 DD15 EE03 GG11 GG18 GG27

(注) この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。

专利名称(译)	成像装置和内窥镜		
公开(公告)号	JPWO2017057282A1	公开(公告)日	2017-10-05
申请号	JP2017509071	申请日	2016-09-26
[标]申请(专利权)人(译)	奥林巴斯株式会社		
申请(专利权)人(译)	奥林巴斯公司		
[标]发明人	田中孝典 赤羽奈々 足立理		
发明人	田中 孝典 赤羽 奈々 足立 理		
IPC分类号	H04N5/374 H04N9/07 H04N5/378 H04N5/357 A61B1/04		
CPC分类号	A61B1/051 A61B1/00186 A61B1/045 A61B1/0676 G02B23/2484 H04N5/374 H04N5/3741 H04N5/3742 H04N5/37455 H04N5/37457 H04N5/376 H04N5/378 H04N9/045 H04N9/07 H04N2005/2255		
FI分类号	H04N5/335.740 H04N9/07.A H04N5/335.780 H04N5/335.570 A61B1/04.372		
F-TERM分类号	4C161/CC06 4C161/JJ17 4C161/LL02 4C161/MM05 4C161/NN01 4C161/SS04 4C161/SS10 4C161/SS11 5C024/AX01 5C024/BX02 5C024/CX03 5C024/EX52 5C024/GX03 5C024/GX16 5C024/GX18 5C024/GY31 5C024/HX13 5C024/HX23 5C024/HX50 5C024/JX21 5C065/AA04 5C065/BB22 5C065/CC01 5C065/DD15 5C065/EE03 5C065/GG11 5C065/GG18 5C065/GG27		
优先权	2015197006 2015-10-02 JP		
其他公开文献	JP6138401B1		
外部链接	Espacenet		

摘要(译)

(ZH) 提供一种图像拾取装置，其能够防止来自像素的图像信号的变化，在像素中，相同颜色的滤光器布置在光接收表面上。图像拾取装置基于布置在从其输出图像拾取信号的光电转换元件的光接收表面上的滤波器的类型，接收从第一水平传送线259和第三水平传送线261传送到切换单元245的图像拾取。信号传送目的地被切换到第一输出放大器单元311或第二输出放大器单元312，并且来自一行的单位像素230的图像拾取信号从像素单元G1和G2输出到样本保持单元。当在一个水平扫描期间内要以预定次数执行输出时，并且每次执行输出时，与光电转换元件不同类型的滤光器布置在光接收表面上 定时生成单元25控制扫描单元241。

